JAJSQM8E September   1998  – May 2024 SN74AHC08Q-Q1

PRODUCTION DATA  

  1.   1
  2. 1特長
  3. 2概要
  4. 3Pin Configuration and Functions
  5. 4Specifications
    1. 4.1 Absolute Maximum Ratings
    2. 4.2 ESD Ratings
    3. 4.3 Recommended Operating Conditions
    4. 4.4 Thermal Information
    5. 4.5 Electrical Characteristics
    6. 4.6 Switching Characteristics, VCC = 3.3 V ± 0.3 V
    7. 4.7 Switching Characteristics, VCC = 5 V ± 0.5 V
    8. 4.8 Noise Characteristics
    9. 4.9 Operating Characteristics
  6. 5Parameter Measurement Information
  7. 6Detailed Description
    1. 6.1 Functional Block Diagram
    2. 6.2 Device Functional Modes
  8. 7Device and Documentation Support
    1. 7.1 Documentation Support
      1. 7.1.1 Related Documentation
    2. 7.2 ドキュメントの更新通知を受け取る方法
    3. 7.3 サポート・リソース
    4. 7.4 Trademarks
    5. 7.5 静電気放電に関する注意事項
    6. 7.6 用語集
  9. 8Revision History
  10. 9Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|14
  • PW|14
  • BQA|14
サーマルパッド・メカニカル・データ
発注情報

2 概要

このデバイスはクワッド 2 入力正論理 AND ゲートであり、ブール関数 Y + A • B または Y = A + B を正論理で実行します。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ(2) 本体サイズ (3)
SN74AHC08Q-Q1 D (SOIC、14) 8.65mm × 6mm 8.65mm × 3.9mm
PW (TSSOP、14) 5.00mm × 6.4mm 5mm × 4.4mm
BQA (WQFN、14) 3mm × 2.5mm 3mm × 2.5mm
(1) 詳細については、セクション 9 を参照してください。
(2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
SN74AHC08Q-Q1 論理図 (正論理)論理図 (正論理)