JAJSW06I July 1997 – January 2025 SN54AHC123A , SN74AHC123A
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
これらのエッジ トリガ マルチバイブレータは、出力パルスの持続時間を制御するために、3 つの手法を採用しています。1 番目の方法では、A 入力が Low のときに、B 入力が High に遷移します。2 番目の方法では、B 入力が High のときに、A 入力が Low に遷移します。3 番目の方法では、A 入力が Low、B 入力が High のときに、クリア (CLR) 入力が High に遷移します。
出力パルス幅は、外付けの抵抗と容量の値を選択することで設定されます。外付けタイミング コンデンサは Cext と Rext/Cext (正極側) の間に接続する必要があります。外付け抵抗は Rext/Cext と VCC の間に接続する必要があります。パルス持続時間を可変させるには、Rext/Cext と VCC との間に外付けの可変抵抗を接続します。CLR を Low にすることで、出力パルスの持続時間を低減することもできます。
パルスのトリガは特定の電圧レベルで発生し、入力パルスの遷移時間とは直接関係しません。A、 B、および CLR 入力は、入力の遷移速度が遅くても出力にジッタを発生させずにパルス生成するのに十分なヒステリシスを持ったシュミット トリガを備えています。
一度トリガされると、ゲート付きの Low レベル アクティブ (A) または High レベル アクティブ (B) 入力を再トリガすることで、基本パルスの持続時間を延長することができます 。CLR を Low にすることで、パルスの持続時間を低減することができます。CLR 入力を使用することで、A または B 入力をオーバーライドできます。入力 / 出力のタイミング図は、入力の再トリガと早期クリアによるパルス制御を示しています。
デバイス間での出力パルス持続時間のばらつきは、一般に、特定の外部タイミング コンポーネントについて ±0.5% 未満です。'AHC123A のこの分布の例を図 7-9に示します。電源電圧および温度に対する出力パルス持続時間の変動を図 7-5に示します。
電源オン時、Q 出力は Low 状態、Q 出力は High 状態になります。出力は、リセット パルスを印加せずに、グリッチ フリーです。
マルチバイブレータの詳細については、アプリケーション レポート『SN74AHC123A および SN74AHCT123A を使用した設計』 (文献番号 SCLA014) を参照してください。