JAJSQG4D
June 2003 – February 2024
SN74AHCT126-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電気的特性
5.6
スイッチング特性
5.7
Noise Characteristics
5.8
動作特性
5.9
代表的特性
6
パラメータ測定情報
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
機能説明
7.3.1
平衡化された CMOS プッシュプル出力
7.3.2
TTL 互換 CMOS 入力
7.3.3
クランプ・ダイオード構造
7.3.4
ウェッタブル・フランク
7.4
デバイスの機能モード
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.2.1
設計要件
8.2.1.1
電源に関する考慮事項
8.2.1.2
入力に関する考慮事項
8.2.1.3
出力に関する考慮事項
8.2.2
詳細な設計手順
8.2.3
アプリケーション曲線
8.3
電源に関する推奨事項
8.4
レイアウト
8.4.1
レイアウトのガイドライン
8.4.2
レイアウト例
9
デバイスおよびドキュメントのサポート
9.1
ドキュメントのサポート (アナログ)
9.1.1
関連リンク
9.2
ドキュメントの更新通知を受け取る方法
9.3
サポート・リソース
9.4
商標
9.5
静電気放電に関する注意事項
9.6
用語集
10
改訂履歴
11
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PW|14
MPDS360
BQA|14
MPQF538A
D|14
MPDS177G
サーマルパッド・メカニカル・データ
BQA|14
QFND687
発注情報
jajsqg4d_oa
jajsqg4d_pm
6
パラメータ測定情報
A.
C
L
にはプローブと治具の容量が含まれます。
B.
波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。
C.
すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR ≦ 1MHz、Z
O
= 50Ω、t
r
≦ 3ns、t
f
≦ 3ns。
D.
出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。
図 6-1
負荷回路および電圧波形
テスト
S1
t
PLH
/t
PHL
オープン
t
PLZ
/t
PZL
V
CC
t
PHZ
/t
PZH
GND
オープン ドレイン
V
CC