JAJSTZ4
March 2024
SN74AHCT164-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
ピン構成および機能
6
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電気的特性
5.6
タイミング特性
5.7
スイッチング特性
5.8
ノイズ特性
5.9
代表的特性
6
パラメータ測定情報
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
機能説明
7.3.1
平衡化された CMOS プッシュプル出力
7.3.2
ラッチ ロジック
7.3.3
TTL 互換 CMOS 入力
7.3.4
ウェッタブル フランク
7.3.5
クランプ ダイオード構造
7.4
デバイスの機能モード
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.3
設計要件
8.3.1
電源に関する考慮事項
8.3.2
入力に関する考慮事項
8.3.3
出力に関する考慮事項
8.4
詳細な設計手順
8.5
アプリケーション曲線
8.6
電源に関する推奨事項
8.7
レイアウト
8.7.1
レイアウトのガイドライン
8.7.2
レイアウト例
9
デバイスおよびドキュメントのサポート
9.1
ドキュメントのサポート
9.1.1
関連資料
9.2
ドキュメントの更新通知を受け取る方法
9.3
サポート・リソース
9.4
商標
9.5
静電気放電に関する注意事項
9.6
用語集
10
改訂履歴
11
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
PW|14
BQA|14
サーマルパッド・メカニカル・データ
BQA|14
QFND687
発注情報
jajstz4_oa
1
特長
車載アプリケーション用に AEC-Q100 認定済み:
デバイス温度グレード 1:-40℃~+125℃
デバイス HBM ESD 分類レベル 2
デバイス CDM ESD 分類レベル C4B
ウェッタブル フランク QFN パッケージで供給
4.5V~5.5V の V
CC
で動作
TTL 互換入力
短い遅延、
14ns max (V
CC
= 5V, C
L
= 50pF)
JESD 17 準拠で
250mA 超のラッチアップ性能