JAJSTL2 March   2024 SN74AHCT594-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7.     13
    8. 5.7 スイッチング特性
    9. 5.8 ノイズ特性
    10. 5.9 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡化された CMOS プッシュプル出力
      2. 7.3.2 ラッチ ロジック
      3. 7.3.3 TTL 互換 CMOS 入力
      4. 7.3.4 ウェッタブル フランク
      5. 7.3.5 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
    3. 8.3 設計要件
      1. 8.3.1 電源に関する考慮事項
      2. 8.3.2 入力に関する考慮事項
      3. 8.3.3 出力に関する考慮事項
    4. 8.4 詳細な設計手順
    5. 8.5 アプリケーション曲線
    6. 8.6 電源に関する推奨事項
    7. 8.7 レイアウト
      1. 8.7.1 レイアウトのガイドライン
      2. 8.7.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

SN74AHCT594-Q1 は、8 ビット D タイプ ストレージ レジスタにデータを供給する、8 ビット、シリアル入力 / パラレル出力、シフト レジスタです。シフト レジスタとストレージ レジスタの両方に、独立したクロック (RCLK、SRCLK) とダイレクト オーバーライディング クリア (RCLR、SRCLR) 入力が備わっています。カスケード接続用にシリアル (QH') 出力が用意されています。

シフト レジスタ (SRCLK) とストレージ レジスタ (RCLK) クロックの両方がポジティブ エッジ トリガです。両方のクロックが一緒に接続されている場合、シフト レジスタはストレージ レジスタより 1 クロック パルス前になります。

パッケージ情報
部品番号パッケージ (1)パッケージ サイズ(2)本体サイズ (公称)(3)
SN74AHCT594-Q1WBQB (WQFN、16)3.5mm × 2.5mm3.5mm × 2.5mm
PW (TSSOP、16)5mm × 6.4mm5mm × 4.4mm
(1) 詳細については、セクション 11 を参照してください。
(2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
GUID-20210820-SS0I-2HWS-T4T3-8SWHDXVFSWMG-low.gif論理図 (正論理)