JAJSTZ7 March   2024 SN74AHCT595-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7. 5.7 スイッチング特性
    8. 5.8 ノイズ特性
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡化された CMOS 3 ステート出力
      2. 7.3.2 ラッチ ロジック
      3. 7.3.3 TTL 互換 CMOS 入力
      4. 7.3.4 ウェッタブル フランク
      5. 7.3.5 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • PW|16
  • BQB|16
サーマルパッド・メカニカル・データ
発注情報

5.6 タイミング特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)
パラメータ 説明 条件 VCC TA = 25℃ -40℃～125℃ 単位
最小値 最大値 最小値 最大値
tH ホールド時間 SRCLK↑ 後の SER 5V ± 0.5V 2 2 ns
tSU セットアップ時間 SRCLK↑ の前の SER 5V ± 0.5V 3 3 ns
tSU セットアップ時間 RCLK↑ 前の SRCLK↑ 5V ± 0.5V 5 5 ns
tSU セットアップ時間 SRCLK↑ より前に SRCLR が High (非アクティブ) 5V ± 0.5V 2.9 3.8 ns
tSU セットアップ時間 RCLK↑ より前に SRCLR が Low 5V ± 0.5V 5 5 ns
tW パルス幅 RCLK または SRCLK が High または Low 5V ± 0.5V 5 5.5 ns
tW パルス幅 SRCLR が Low 5V ± 0.5V 5 5.5 ns