SN74AUP1G32 低電力シングル 2 入力、正論理 OR ゲート

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

0.64mm²、0.5mm ピッチの超小型パッケージ (DPW) で供給
小さい静的消費電力
(I_CC = 0.9µA、最大値)
小さい動的消費電力
(3.3V で C_pd = 4.3pF、標準値)
小さい入力容量 (C_I = 1.5pF、標準値)
小さいノイズ – オーバーシュートおよびアンダーシュートは V_CC の 10% 未満
I_off により活線挿抜、部分的パワーダウン・モード、バック・ドライブ保護をサポート
入力ヒステリシスにより、低速の入力遷移が可能で、入力におけるスイッチング・ノイズ耐性が向上 (3.3V で V_hys = 250mV、標準値)
広い動作 V_CC 範囲：0.8V～3.6V
3.3V 動作用に最適化
3.6V I/O 許容で、混在モードの信号動作をサポート
3.3V で t_pd = 4.6ns (最大値)
ポイント・ツー・ポイントのアプリケーションに好適
JESD 78、Class II 準拠で
100mA 超のラッチアップ性能
ESD 性能は JESD 22 に準拠しテスト済み
- 2000V、人体モデル
  (A114-B、Class II)
- 1000V、デバイス帯電モデル (C101)