JAJSIG8D August 2019 – January 2024 SN74AXC2T45
PRODUCTION DATA
以下の式を使用して、SN74AXC2T45 のイネーブル時間を計算します。
双方向アプリケーションでは、これらのイネーブル時間によって、出力が想定されるまでに DIR ビットが切り替わる時間からの最大遅延時間が得られます。たとえば、SN74AXC2T45 が最初に A から B に送信しており、その後に DIR ビットが切り替わる場合、デバイスの B ポートはそれが入力として指定される前にディセーブル (tdis) にする必要があります。B ポートがディセーブルになると、このポートに印加されていた入力信号は、指定の伝搬遅延 (tpd) を経過した後に対応する A ポートで確認できるようになります。バスの競合を回避するため、出力ポートがディセーブルになる前 (tdis の最大値) に入力信号を印加しないように注意してください。