JAJSH48 March   2019 SN74AXCH4T245

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     機能ブロック図
  4. 4 改訂履歴
  5. 5 概要（続き）
  6. 6 Pin Configuration and Functions
    1.     Pin Functions
  7. 7 Specifications
    1. 7.1  Absolute Maximum Ratings
    2. 7.2  ESD Ratings
    3. 7.3  Recommended Operating Conditions
    4. 7.4  Thermal Information
    5. 7.5  Electrical Characteristics
    6. 7.6  Switching Characteristics, VCCA = 0.7 ± 0.05 V
    7. 7.7  Switching Characteristics, VCCA = 0.8 ± 0.04 V
    8. 7.8  Switching Characteristics, VCCA = 0.9 ± 0.045 V
    9. 7.9  Switching Characteristics, VCCA = 1.2 ± 0.1 V
    10. 7.10 Switching Characteristics, VCCA = 1.5 ± 0.1 V
    11. 7.11 Switching Characteristics, VCCA = 1.8 ± 0.15 V
    12. 7.12 Switching Characteristics, VCCA = 2.5 ± 0.2 V
    13. 7.13 Switching Characteristics, VCCA = 3.3 ± 0.3 V
    14. 7.14 Operating Characteristics: TA = 25°C
    15. 7.15 Typical Characteristics
  8. 8 Parameter Measurement Information
    1. 8.1 Load Circuit and Voltage Waveforms
  9. 9 Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1  Standard CMOS Inputs
      2. 9.3.2  Balanced High-Drive CMOS Push-Pull Outputs
      3. 9.3.3  Partial Power Down (Ioff)
      4. 9.3.4  VCC Isolation
      5. 9.3.5  Over-voltage Tolerant Inputs
      6. 9.3.6  Glitch-free Power Supply Sequencing
      7. 9.3.7  Negative Clamping Diodes
      8. 9.3.8  Fully Configurable Dual-Rail Design
      9. 9.3.9  Supports High-Speed Translation
      10. 9.3.10 Bus-Hold Data Inputs
    4. 9.4 Device Functional Modes
  10. 10Application and Implementation
    1. 10.1 Application Information
    2. 10.2 Typical Application
      1. 10.2.1 Design Requirements
      2. 10.2.2 Detailed Design Procedure
      3. 10.2.3 Application Curve
  11. 11Power Supply Recommendations
  12. 12Layout
    1. 12.1 Layout Guidelines
    2. 12.2 Layout Example
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 関連資料
    2. 13.2 ドキュメントの更新通知を受け取る方法
    3. 13.3 コミュニティ・リソース
    4. 13.4 商標
    5. 13.5 静電気放電に関する注意事項
    6. 13.6 Glossary
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

SN74AXCH4T245 は、別々に構成可能な 2 つの電源レールを使用した、4 ビットの非反転バス・トランシーバです。このデバイスは、VCCA 電源と VCCB 電源の両方が最低 0.65V で動作します。A ポートは VCCA (0.65V～3.6V の任意の電源電圧に対応) に追従するよう設計されています。同様に、B ポートは VCCB (0.65V～3.6V の任意の電源電圧に対応) に追従するよう設計されています。SN74AXCH4T245 は単一電源システムにも対応しています。

SN74AXCH4T245 デバイスは、データ・バス間の非同期通信用に設計されており、方向制御入力 (1DIR および 2DIR) の論理レベルに応じて、A バスから B バスへ、または B バスから A バスへデータを送信します。出力イネーブル入力 (1OE および 2OE) を使用すると、出力をディセーブルにして、バスを実質的に絶縁できます。すべての制御ピン (xDIR および xOE) は VCCA を基準としています。

アクティブなバス・ホールド回路により、使用されていない、または駆動されていない入力を有効なロジック状態に保持します。プルアップまたはプルダウン抵抗とバス・ホールド回路との併用は推奨しません。VCCA または VCCB に電源が存在する場合、方向制御または出力イネーブル・ピンの状態とは関係なく、バス・ホールド回路はそれぞれ A または B 入力でアクティブ状態を維持します。

電源オンまたは電源オフ時にレベル・シフタ I/O が確実に高インピーダンス状態になるように、プルアップ抵抗を経由して xOE ピンを VCCA に接続する必要があります。

製品情報(1)

型番 パッケージ 本体サイズ（公称）
SN74AXCH4T245PW TSSOP (16) 5.00mm×4.40mm
SN74AXCH4T245RSV UQFN (16) 2.60mm×1.80mm
  1. 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。

機能ブロック図

SN74AXCH4T245 FBD_AXCH4T.gif