JAJSGT6L December   1997  – August 2022 SN74CBTLV3126

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Switching Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
    4. 8.4 Device Functional Modes
      1. 8.4.1 Function Table (Each Bus Switch)
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Protocol and Signal Isolation
        1. 9.2.1.1 Design Requirements
        2. 9.2.1.2 Detailed Design Procedure
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12Device and Documentation Support
    1. 12.1 Receiving Notification of Documentation Updates
    2. 12.2 サポート・リソース
    3. 12.3 Trademarks
    4. 12.4 Electrostatic Discharge Caution
    5. 12.5 Glossary
  13. 13Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|14
  • DBQ|16
  • RGY|14
  • PW|14
  • DGV|14
サーマルパッド・メカニカル・データ
発注情報

3 概要

SN74CBTLV3126 クワッド FET バス・スイッチには、独立のライン・スイッチが搭載されています。各スイッチは、対応する出力イネーブル (OE) 入力が LOW のときディセーブルになります。

このデバイスは、Ioff を使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。Ioff 機能により、電源オフ時に損傷を引き起こすような電流がデバイスに逆流しないことが保証されます。SN74CBTLV3126 デバイスは、電源オフ時には絶縁されます。

電源オンまたは電源オフ時に高インピーダンス状態を保証するため、OE はプルダウン抵抗経由で GND に接続します。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

パッケージ情報(1)
部品番号 パッケージ 本体サイズ (公称)
SN74CBTLV3126 SOIC (D) (14) 8.65mm × 3.91mm
TVSOP (DGV) (14) 3.60mm × 4.40mm
TSSOP (PW) (14) 5.00mm × 4.40mm
VQFN (RGY) (14) 4.00mm × 3.50mm
SSOP (DBQ) (16) 4.90mm × 3.90mm
(1) 利用可能なパッケージについては、データシートの末尾にあるパッケージ・オプションについての付録を参照してください。

GUID-00C57531-19CC-4801-BACA-30C4069DA0CC-low.gif概略回路図、各 FET スイッチ