JAJSMD0E December 1982 – June 2021 SN54HC27 , SN74HC27
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
このデバイスには、3 つの独立した 3 入力 NOR ゲートが内蔵されています。各ゲートはブール関数 Y = A + B + C を正論理で実行します。
部品番号 | パッケージ | 本体サイズ (公称) |
---|---|---|
SN74HC27DR | SOIC (14) | 8.70mm × 3.90mm |
SN74HC27DBR | SSOP (14) | 6.50mm × 5.30mm |
SN74HC27NR | PDIP (14) | 19.30mm × 6.40mm |
SN74HC27NSR | SO (14) | 10.20mm × 5.30mm |
SN54HC27JR | CDIP (14) | 21.30mm × 7.60mm |
SN54HC27WR | CFP (14) | 9.20mm × 6.29mm |
SN54HC27FKR | LCCC (20) | 8.90mm × 8.90mm |