デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
これらのデバイスには、4 つの独立した 2 入力 NAND ゲートが内蔵されています。これらはブール関数 Y = A • B を正論理で実行します。
部品番号 | パッケージ | 本体サイズ (公称) |
---|---|---|
SN74HCT00D | SOIC (14) | 8.65mm × 3.90mm |
SN74HCT00DBR | SSOP (14) | 6.20mm × 5.30mm |
SN74HCT00N | PDIP (14) | 19.31mm × 6.35mm |
SN74HCT00NSR | SO (14) | 10.20mm × 5.30mm |
SN74HCT00PW | TSSOP (14) | 5.00mm × 4.40mm |
Changes from Revision E (February 2022) to Revision F (October 2022)
Changes from Revision D (August 2003) to Revision E (February 2022)