JAJSNW4F November   1988  – October 2022 SN74HCT00

PRODUCTION DATA  

  1. 1 特長
  2. 2 概要
  3. 3 Revision History
  4. 4 Pin Configuration and Functions
  5. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 Recommended Operating Conditions (1)
    3. 5.3 Thermal Information
    4. 5.4 Electrical Characteristics
    5. 5.5 Switching Characteristics
    6. 5.6 Operating Characteristics
  6. 6 Parameter Measurement Information
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Device Functional Modes
  8. 8 Power Supply Recommendations
  9. 9 Layout
    1. 9.1 Layout Guidelines
  10. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 Receiving Notification of Documentation Updates
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 Electrostatic Discharge Caution
    6. 10.6 Glossary
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|14
  • PW|14
  • DB|14
  • N|14
  • NS|14
サーマルパッド・メカニカル・データ
発注情報

2 概要

これらのデバイスには、4 つの独立した 2 入力 NAND ゲートが内蔵されています。これらはブール関数 Y = A • B を正論理で実行します。

製品情報 (1)
部品番号 パッケージ 本体サイズ (公称)
SN74HCT00D SOIC (14) 8.65mm × 3.90mm
SN74HCT00DBR SSOP (14) 6.20mm × 5.30mm
SN74HCT00N PDIP (14) 19.31mm × 6.35mm
SN74HCT00NSR SO (14) 10.20mm × 5.30mm
SN74HCT00PW TSSOP (14) 5.00mm × 4.40mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-9FB23B8A-3DFF-447A-8F1D-C2DB35688A7B-low.gif機能ブロック図