JAJSO80F March 1984 – March 2022 SN54HCT138 , SN74HCT138
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
’HCT138 デバイスは、非常に小さい伝搬遅延時間が求められる高性能メモリ・デコーディングまたはデータ・ルーティング用に設計されています。高性能メモリ・システムでは、これらのデコーダを使うことでシステムのデコードの影響を最小化できます。高速イネーブル回路を利用した高速メモリと組み合わせた場合、これらのデコーダの遅延時間とメモリのイネーブル時間は、通例、メモリの標準的なアクセス時間を下回ります。すなわち、このデコーダによる実質的なシステム遅延時間は無視できるということです。
部品番号 | パッケージ(1) | 本体サイズ (公称) |
---|---|---|
SN74HCT138D | SOIC (16) | 9.90mm × 3.90mm |
SN74HCT138N | PDIP (16) | 19.31mm × 6.35mm |
SN74HCT138NS | SO (16) | 6.20mm × 5.30mm |
SN74HCT138PW | TSSOP (16) | 5.00mm × 4.40mm |
SN54HCT138J | CDIP (16) | 24.38mm × 6.92mm |
SNJ54HCT138FK | LCCC (20) | 8.89mm × 8.45mm |
Changes from Revision E (September 2003) to Revision F (March 2022)