JAJSNY2G March   1984  – May 2022 SN54HCT240 , SN74HCT240

PRODUCTION DATA  

  1. 1 特長
  2. 2 概要
  3. 3 Revision History
  4. 4 Pin Configuration and Functions
  5. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 Recommended Operating Conditions (1)
    3. 5.3 Thermal Information
    4. 5.4 Electrical Characteristics
    5. 5.5 Switching Characteristics
    6. 5.6 Switching Characteristics
    7. 5.7 Operating Characteristics
  6. 6 Parameter Measurement Information
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Device Functional Modes
  8. 8 Power Supply Recommendations
  9. 9 Layout
    1. 9.1 Layout Guidelines
  10. 10Device and Documentation Support
    1. 10.1 Receiving Notification of Documentation Updates
    2. 10.2 サポート・リソース
    3. 10.3 Trademarks
    4. 10.4 Electrostatic Discharge Caution
    5. 10.5 Glossary
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • NS|20
  • N|20
  • DW|20
  • PW|20
サーマルパッド・メカニカル・データ
発注情報

2 概要

これらのオクタル・バッファ / ライン・ドライバは、3 ステート・メモリ・アドレス・ドライバ、クロック・ドライバ、バス用レシーバ / トランスミッタの性能と密度の両方を向上することに特化して設計されています。’HCT240 デバイスは、独立した出力イネーブル (OE) 入力を備えた 2 つの 4 ビット・バッファ / ドライバで構成されています。OE が LOW の場合、デバイスは A 入力の反転データを Y 出力に渡します。OE が HIGH の場合、出力は高インピーダンス状態になります。

製品情報
部品番号 パッケージ(1) 本体サイズ (公称)
SN74HCT240DW SOIC (20) 12.80mm × 7.50mm
SN74HCT240N PDIP (20) 25.40mm × 6.35mm
SN74HCT240NSR SO (20) 15.00mm × 5.30mm
SN74HCT240PW TSSOP (20) 6.50mm × 4.40mm
SN54HCT240J CDIP (20) 26.92mm × 6.92mm
SNJ54HCT240FK LCCC (20) 8.89mm × 8.45mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-20211007-SS0I-HNQX-5NFL-645FBSVDZQJ8-low.png機能ブロック図