JAJSPK5N
April 1998 – March 2023
SN74LV138A
PRODMIX
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions #GUID-332E8763-FFB4-457A-A681-FBA0609A5CEC/NSCES129_8420041244441
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Switching Characteristics, VCC = 2.5 V ± 0.25 V
6.7
Switching Characteristics, VCC = 3.3 V ± 0.3 V
6.8
Switching Characteristics, VCC = 5 V ± 0.5 V
6.9
Operating Characteristics
6.10
Typical Characteristics
7
Parameter Measurement Information
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Standard CMOS Inputs
8.3.2
Balanced CMOS Push-Pull Outputs
8.3.3
Partial Power Down (Ioff)
8.3.4
Clamp Diode Structure
8.4
Device Functional Modes
9
アプリケーションと実装
9.1
Application Information
9.2
Typical Application
9.2.1
Power Considerations
9.2.2
Input Considerations
9.2.3
Output Considerations
9.2.4
Detailed Design Procedure
9.2.5
Application Curves
9.3
Power Supply Recommendations
9.4
Layout
9.4.1
Layout Guidelines
9.4.2
Layout Example
10
Device and Documentation Support
10.1
Documentation Support
10.1.1
Related Documentation
10.2
ドキュメントの更新通知を受け取る方法
10.3
サポート・リソース
10.4
Trademarks
10.5
静電気放電に関する注意事項
10.6
用語集
11
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ（パッケージ｜ピン）
DB|16
PW|16
BQB|16
NS|16
RGY|16
D|16
DGV|16
サーマルパッド・メカニカル・データ
BQB|16
PPTD364
RGY|16
QFND040P
発注情報
jajspk5n_oa
jajspk5n_pm
1
特長
2V～5.5V の V
CC
で動作
最大 t
pd
9.5ns (5V 時)
標準 V
OLP
(出力グランド・バウンス)
< 0.8V (V
CC
= 3.3V、T
A
= 25℃)
標準 V
OHV
(出力 V
OH
アンダーシュート)
> 2.3V (V
CC
= 3.3V、T
A
= 25℃)
すべてのポートで混在モード電圧動作をサポート
I
off
により部分的パワーダウン・モードでの動作をサポート
JESD 17 準拠で 250mA 超のラッチアップ性能