JAJSOS8E September   2013  – July 2024 SN74LV1T00

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 関連製品
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 動作特性
    8. 6.8 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 クランプ ダイオード構造
      2. 8.3.2 平衡化された CMOS プッシュプル出力
      3. 8.3.3 LVxT 拡張入力電圧
        1. 8.3.3.1 降圧変換
        2. 8.3.3.2 昇圧変換
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 電源に関する推奨事項
    2. 9.2 レイアウト
      1. 9.2.1 レイアウトのガイドライン
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.3.3.2 昇圧変換

SN74LV1T00 を使うことで、入力信号を昇圧変換できます。VCC の印加電圧によって、出力電圧と入力スレッショルドが決まります (「推奨動作条件」と「電気的特性」の表を参照)。 高インピーダンスの入力に接続した場合、出力電圧は、High 状態ではほぼ VCC、Low 状態では 0V になります。

標準値よりもはるかに低い入力 High 状態レベルに対応できるように、入力のスレッショルドは低減されています。たとえば、5V 電源で動作するデバイスの標準 CMOS 入力では、VIH(MIN) は 3.5V です。SN74LV1T00 の場合、5V 電源での VIH(MIN) はわずか 2V であるため、標準的な 2.5V から 5V の信号への昇圧変換が可能です。

図 8-3 に示すように、High 状態の入力信号は VIH(MIN) を上回り、Low 状態の入力信号は VIL(MAX) を下回るようにします。

昇圧変換の組み合わせは次のとおりです。

  • 1.8V VCC – 1.2V からの入力
  • 2.5V VCC – 1.8V からの入力
  • 3.3V VCC – 1.8V、2.5V からの入力
  • 5.0V VCC – 2.5V、3.3V からの入力

SN74LV1T00 LVxT の昇圧および降圧変換の例図 8-3 LVxT の昇圧および降圧変換の例