JAJSOA5A July   2023  – January 2024 SN74LV1T08-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  スイッチング特性：1.8V VCC
    7. 5.7  スイッチング特性：2.5V VCC
    8. 5.8  スイッチング特性：3.3V VCC
    9. 5.9  スイッチング特性：5.0V VCC
    10. 5.10 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡な CMOS プッシュプル出力
      2. 7.3.2 LVxT 拡張入力電圧
        1. 7.3.2.1 降圧変換
        2. 7.3.2.2 昇圧変換
      3. 7.3.3 クランプ・ダイオード構造
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.2.2 昇圧変換

入力信号は、SN74LV1T08-Q1 を使用して昇圧変換できます。「推奨動作条件」および「電気的特性」の表に記載されているように、VCC に印加される電圧によって出力電圧と入力スレッショルドが決まります。 高インピーダンスの入力に接続すると、出力電圧は HIGH 状態では約 VCC、LOW 状態で 0V になります。

代表値よりもはるかに低い入力 HIGH 状態レベルに対応できるように、入力のスレッショルドは低減されています。たとえば、5V 電源で動作するデバイスの標準 CMOS 入力の VIH(MIN) は 3.5V になります。SN74LV1T08-Q1 の場合、5V 電源での VIH(MIN) はわずか 2V であるため、標準的な 2.5V から 5V 信号への昇圧変換が可能です。

図 7-2 に示すように、HIGH 状態の入力信号は VIH(MIN) を上回るようにし、LOW 状態の入力信号は VIL(MAX) を下回るようにしてください。

昇圧変換の組み合わせは次のとおりです。

  • 1.8V VCC - 1.2V からの入力
  • 2.5V VCC - 1.8V からの入力
  • 3.3V VCC - 1.8V および 2.5V からの入力
  • 5.0V VCC - 2.5V および 3.3V からの入力

GUID-79218250-73F2-481D-9DF1-825AC9B58913-low.gif図 7-2 LVxT の昇圧変換および降圧変換の例