JAJSOT2D
November 2013 – May 2024
SN74LV1T32
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
関連製品
5
ピン構成および機能
6
仕様
6.1
絶対最大定格
6.2
ESD 定格
6.3
推奨動作条件
6.4
熱に関する情報
6.5
電気的特性
6.6
スイッチング特性
6.7
動作特性
6.8
代表的特性
7
パラメータ測定情報
8
詳細説明
8.1
概要
8.2
機能ブロック図
8.3
機能説明
8.3.1
クランプ ダイオード構造
8.3.2
平衡化された CMOS プッシュプル出力
8.3.3
LVxT 拡張入力電圧
8.3.4
降圧変換
8.3.5
昇圧変換
8.4
デバイスの機能モード
9
アプリケーションと実装
9.1
電源に関する推奨事項
9.2
レイアウト
9.2.1
レイアウトのガイドライン
9.2.2
レイアウト例
10
デバイスおよびドキュメントのサポート
10.1
ドキュメントのサポート (アナログ)
10.1.1
関連資料
10.2
ドキュメントの更新通知を受け取る方法
10.3
サポート・リソース
10.4
商標
10.5
静電気放電に関する注意事項
10.6
用語集
11
改訂履歴
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DCK|5
MPDS025J
DBV|5
MPDS018T
サーマルパッド・メカニカル・データ
発注情報
jajsot2d_oa
jajsot2d_pm
10.1.1
関連資料
関連資料については、以下を参照してください。
テキサス・インスツルメンツ、
『CMOS の消費電力と Cpd の計算』アプリケーション・ノート
テキサス・インスツルメンツ、
『ロジック設計』アプリケーション・ノート
テキサス・インスツルメンツ、
『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』アプリケーション・ノート
テキサス・インスツルメンツ、
『低速またはフローティング CMOS 入力の影響』アプリケーション・ノート