JAJSR24
August 2023
SN74LV244B-EP
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
改訂履歴
5
ピン構成と機能
6
仕様
6.1
絶対最大定格
6.2
ESD 定格
6.3
推奨動作条件
6.4
熱に関する情報
6.5
電気的特性
6.6
スイッチング特性、VCC = 2.5V±0.2V
6.7
スイッチング特性、VCC = 3.3V±0.3V
6.8
スイッチング特性、VCC = 5V±0.5V
6.9
ノイズ特性
6.10
動作特性
6.11
代表的特性
7
パラメータ測定情報
8
詳細説明
8.1
概要
8.2
機能ブロック図
8.3
機能説明
8.3.1
標準 CMOS 入力
8.3.2
平衡化された CMOS 3 ステート出力
8.3.3
部分的パワーダウン (Ioff)
8.3.4
クランプ・ダイオード構造
8.4
デバイスの機能モード
9
アプリケーションと実装
9.1
アプリケーション情報
9.2
代表的なアプリケーション
9.2.1
電源に関する考慮事項
9.2.2
入力に関する検討事項
9.2.3
出力に関する考慮事項
9.2.4
詳細な設計手順
9.2.5
アプリケーション曲線
9.3
電源に関する推奨事項
9.4
レイアウト
9.4.1
レイアウトのガイドライン
9.4.2
レイアウト例
10
デバイスおよびドキュメントのサポート
10.1
ドキュメントのサポート
10.1.1
関連資料
10.2
ドキュメントの更新通知を受け取る方法
10.3
サポート・リソース
10.4
商標
10.5
静電気放電に関する注意事項
10.6
用語集
11
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DW|20
MPDS173B
サーマルパッド・メカニカル・データ
発注情報
jajsr24_oa
9.2.5
アプリケーション曲線
図 9-2
異なるダンピング抵抗 (R
d
) 値を使用してレシーバでの信号整合性をシミュレート