JAJSPD6K april   1998  – february 2023 SN74LV574A

PRODMIX  

  1. 特長
  2. アプリケーション
  3. 概要
  4. Revision History
  5. Pin Configuration and Functions
  6. Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Electrical Characteristics
    6. 6.6  Timing Requirements, VCC = 2.5 V ± 0.2 V
    7. 6.7  Timing Requirements, VCC = 3.3 V ± 0.3 V
    8. 6.8  Timing Requirements, VCC = 5 V ± 0.5 V
    9. 6.9  Switching Characteristics, VCC = 2.5 V ± 0.2 V
    10. 6.10 Switching Characteristics, VCC = 3.3 V ± 0.3 V
    11. 6.11 Switching Characteristics, VCC = 5 V ± 0.5 V
    12. 6.12 Noise Characteristics
    13. 6.13 Operating Characteristics
    14. 6.14 Typical Characteristics
  7. Parameter Measurement Information
  8. Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Balanced CMOS 3-State Outputs
      2. 8.3.2 Latching Logic
      3. 8.3.3 Partial Power Down (Ioff)
      4. 8.3.4 Clamp Diode Structure
    4. 8.4 Device Functional Modes
  9. Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
      3. 9.2.3 Application Curves
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
        1. 9.4.1.1 Layout Example
  10. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 Receiving Notification of Documentation Updates
    3. 10.3 Support Resources
    4. 10.4 Trademarks
    5. 10.5 Electrostatic Discharge Caution
    6. 10.6 Glossary
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • DGV|20
  • DB|20
  • NS|20
  • PW|20
  • DW|20
  • RGY|20
サーマルパッド・メカニカル・データ
発注情報

概要

'LV574A デバイスは、2V~5.5V の VCC で動作するように設計された、オクタル・エッジ・トリガ型 D タイプ・フリップ・フロップです。

これらのデバイスは、大きな容量性負荷または比較的低いインピーダンスの負荷の駆動用に設計された 3 ステート出力を備えています。本デバイスは、バッファ・レジスタ、I/O ポート、双方向バス・ドライバ、およびワーキング・レジスタの実装に特に適しています。

クロック (CLK) 入力の立ち上がり遷移時に、Q 出力がデータ (D) 入力で設定されたロジック・レベルに設定されます。

パッケージ情報(1)
部品番号 パッケージ 本体サイズ (公称)
SN74LV574A DB (SSOP、16) 6.2 × 5.3mm
DGV (TVSOP、16) 3.6 × 4.4mm
DW (SOIC、16) 10.3 × 7.5mm
NS (SOP、16) 10.3 × 5.3mm
PW (TSSOP、16) 5 × 4.4mm
RGY (VQFN、16) 4 × 3.5mm
利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-20221118-SS0I-CLHB-PVJM-CWKHVJMXJZCX-low.png論理図 (正論理)