JAJSR25 August   2023 SN74LV595B-EP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 改訂履歴
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性
    6. 6.6  タイミング要件、VCC = 2.5V ± 0.2V
    7. 6.7  タイミング要件、VCC = 3.3V ± 0.3V
    8. 6.8  タイミング要件、VCC = 5V ± 0.5V
    9. 6.9  スイッチング特性、VCC = 2.5V ± 0.2V
    10. 6.10 スイッチング特性、VCC = 3.3V ± 0.3V
    11. 6.11 スイッチング特性、VCC = 5V ± 0.5V
    12. 6.12 ノイズ特性
    13. 6.13 動作特性
    14. 6.14 標準的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 平衡な CMOS 3 ステート出力
      2. 8.3.2 ラッチ・ロジック
      3. 8.3.3 部分的パワーダウン (Ioff)
      4. 8.3.4 クランプ・ダイオード構造
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 電源に関する検討事項
      2. 9.2.2 入力に関する検討事項
      3. 9.2.3 出力に関する検討事項
      4. 9.2.4 詳細な設計手順
      5. 9.2.5 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5 ピン構成および機能

GUID-77437250-2CCB-4CED-9FFE-AFDA41812B6A-low.gif図 5-1 SN74LV595B-EP：PW パッケージ、16 ピン TSSOP(上面図)
表 5-1 ピンの機能
ピン種類(1)概要
名称番号
GND8Gグランド
OE13I出力イネーブル・ピン
QA15OQA 出力
QB1OQB 出力
QC2OQC 出力
QD3OQD 出力
QE4OQE 出力
QF5OQF 出力
QG6OQG 出力
QH7OQH 出力
QH'9OQH 出力
SRCLR10ISRCLR 入力
SRCLK11ISRCLK 入力
RCLK12IRCLK 入力
SER14ISER 入力
VCC16P正の電源
(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源。