JAJSR25
August 2023
SN74LV595B-EP
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
説明
4
改訂履歴
5
ピン構成および機能
6
仕様
6.1
絶対最大定格
6.2
ESD 定格
6.3
推奨動作条件
6.4
熱に関する情報
6.5
電気的特性
6.6
タイミング要件、VCC = 2.5V ± 0.2V
6.7
タイミング要件、VCC = 3.3V ± 0.3V
6.8
タイミング要件、VCC = 5V ± 0.5V
6.9
スイッチング特性、VCC = 2.5V ± 0.2V
6.10
スイッチング特性、VCC = 3.3V ± 0.3V
6.11
スイッチング特性、VCC = 5V ± 0.5V
6.12
ノイズ特性
6.13
動作特性
6.14
標準的特性
7
パラメータ測定情報
8
詳細説明
8.1
概要
8.2
機能ブロック図
8.3
機能説明
8.3.1
平衡な CMOS 3 ステート出力
8.3.2
ラッチ・ロジック
8.3.3
部分的パワーダウン (Ioff)
8.3.4
クランプ・ダイオード構造
8.4
デバイスの機能モード
9
アプリケーションと実装
9.1
アプリケーション情報
9.2
代表的なアプリケーション
9.2.1
電源に関する検討事項
9.2.2
入力に関する検討事項
9.2.3
出力に関する検討事項
9.2.4
詳細な設計手順
9.2.5
アプリケーション曲線
9.3
電源に関する推奨事項
9.4
レイアウト
9.4.1
レイアウトのガイドライン
9.4.2
レイアウト例
10
デバイスおよびドキュメントのサポート
10.1
ドキュメントのサポート
10.1.1
関連資料
10.2
ドキュメントの更新通知を受け取る
10.3
サポート・リソース
10.4
商標
10.5
静電気放電に関する注意事項
10.6
用語集
11
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PW|16
MPDS361A
サーマルパッド・メカニカル・データ
発注情報
jajsr25_oa
jajsr25_pm
7
パラメータ測定情報
A.
C
L
にはプローブと治具の容量が含まれます。
B.
波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディセーブルになっている場合は除きます。
波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディセーブルになっている場合は除きます。
C.
すべての入力パルスは、以下の特性を持つジェネレータから供給されます:PRR ≤ 1MHz、Z
O
= 50Ω、t
r
≤ 3ns、
t
f
≤ 3ns。
D.
出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。
E.
t
PLZ
と t
PHZ
は t
dis
と同じです。
F.
t
PZL
と t
PZH
は t
en
と同じです。
G.
t
PHL
と t
PLH
は t
pd
と同じです。
H.
すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。
図 7-1
負荷回路および電圧波形