JAJSQX3A August   2023  – November 2023 SN74LV8T165-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成と機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7. 5.7 スイッチング特性
    8. 5.8 標準的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 LVxT 拡張入力電圧
        1. 7.3.1.1 降圧変換
        2. 7.3.1.2 昇圧変換
      2. 7.3.2 平衡化された CMOS プッシュプル出力
      3. 7.3.3 既知のパワーアップ状態でのラッチ論理
      4. 7.3.4 クランプ・ダイオード構造
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する検討事項
        3. 8.2.1.3 出力に関する検討事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • BQB|16
  • PW|16
サーマルパッド・メカニカル・データ
発注情報

3 概要

SN74LV8T165-Q1 デバイスは、並列またはシリアル入力、シリアル出力の 8 ビット・シフト・レジスタです。このデバイスには、ロード・データとシフト・データという 2 つの動作モードがあり、SH/LD 入力で制御されます。出力レベルは電源電圧 (VCC) を基準としており、1.8V、2.5V、3.3V、5V の CMOS レベルをサポートしています。

低電圧 CMOS 入力の昇圧変換 (例：1.2V 入力から 1.8V 出力、1.8V 入力から 3.3V 出力) をサポートするため、低スレッショルド回路を使って入力を設計しました。また、5V 許容の入力ピンにより、降圧変換 (例：3.3V から 2.5V 出力) が可能です。

パッケージ情報
部品番号 パッケージ(1) パッケージ・サイズ(2) 本体サイズ (公称)(3)
SN74LV8T165-Q1 PW (TSSOP、16) 5mm × 6.4mm 5mm × 4.4mm
BQB (WQFN、16) 3.5mm × 2.5mm 3.5mm × 2.5mm
(1) 詳細については、セクション 11 を参照してください。
(2) パッケージ・サイズ (長さ × 幅) は公称値で、該当する場合はピンも含まれます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
SN74LV8T165-Q1 概略論理図 (正論理)概略論理図 (正論理)