JAJSUI8D February   2004  – October 2024 SN74LVC126A-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 概要
  4. 3 ピン構成および機能
  5. 4 仕様
    1. 4.1 絶対最大定格
    2. 4.2 ESD 定格
    3. 4.3 推奨動作条件
    4. 4.4 熱に関する情報
    5. 4.5 電気的特性
    6. 4.6 スイッチング特性
    7. 4.7 動作特性
  6. 5 パラメータ測定情報
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 電源に関する推奨事項
    2. 7.2 レイアウト
      1. 7.2.1 レイアウトのガイドライン
      2. 7.2.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート (アナログ)
      1. 8.1.1 関連リンク
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|14
  • PW|14
  • BQA|14
サーマルパッド・メカニカル・データ
発注情報

3 ピン構成および機能

SN74LVC126A-Q1 SN74LVC126A-Q1 D または PW パッケージ、14 ピン SOIC または TSSOP (上面図)図 3-1 SN74LVC126A-Q1 D または PW パッケージ、14 ピン SOIC または TSSOP (上面図)
SN74LVC126A-Q1 SN74LVC126A-Q1 BQA パッケージ、14 ピン WQFN (上面図)図 3-2 SN74LVC126A-Q1 BQA パッケージ、14 ピン WQFN (上面図)
表 3-1 ピンの機能
ピン I/O(1) 説明
番号 名称
1 1OE I 出力イネーブル 1
2 1A I ゲート 1 入力
3 1Y O ゲート 1 出力
4 2OE I 出力イネーブル 2
5 2A I ゲート 2 入力
6 2Y O ゲート 2 出力
7 GND — グランド ピン
8 3Y O ゲート 3 出力
9 3A I ゲート 3 入力
10 3OE I 出力イネーブル 3
11 4Y O ゲート 4 出力
12 4A I ゲート 4 入力
13 4OE I 出力イネーブル 4
14 VCC — パワー ピン
サーマル・パッド — 正しい動作のため、GND ピンは露出したサーマル パッドに接続します。このサーマル パッドは、複数のビアを使用して内部の任意の PCB グランド プレーンに接続し、優れた熱特性を実現できます。
(1) I = 入力、O = 出力、P = 電源、FB = フィードバック、GND = グランド、 N/A = 該当なし