JAJSUQ2
May 2024
SN74LVC165A-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電気的特性
5.6
タイミング特性
13
5.7
スイッチング特性
5.8
ノイズ特性
5.9
代表的特性
6
パラメータ測定情報
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
機能説明
7.3.1
平衡化された CMOS プッシュプル出力
7.3.2
CMOS シュミット トリガ入力
7.3.3
ラッチ ロジック
7.3.4
部分的パワー ダウン (Ioff)
7.3.5
標準 CMOS 入力
7.3.6
ウェッタブル フランク
7.3.7
クランプ ダイオード構造
7.4
デバイスの機能モード
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.2.1
設計要件
8.2.1.1
電源に関する考慮事項
8.2.1.2
入力に関する考慮事項
8.2.1.3
出力に関する考慮事項
8.2.2
詳細な設計手順
8.2.3
アプリケーション曲線
8.3
電源に関する推奨事項
8.4
レイアウト
8.4.1
レイアウトのガイドライン
8.4.2
レイアウト例
9
デバイスおよびドキュメントのサポート
9.1
ドキュメントのサポート
9.1.1
関連資料
9.2
ドキュメントの更新通知を受け取る方法
9.3
サポート・リソース
9.4
商標
9.5
静電気放電に関する注意事項
9.6
用語集
10
改訂履歴
11
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
BQB|16
PW|16
サーマルパッド・メカニカル・データ
BQB|16
PPTD365
発注情報
JAJSUQ2_pm
jajsuq2_oa
1
特長
車載アプリケーション用に AEC-Q100 認定済み:
デバイス温度グレード 1:-40℃~+125℃
デバイス HBM ESD 分類レベル 2
デバイス CDM ESD 分類レベル C4B
1.1V~3.6V の動作範囲
V
CC
とは無関係に、最大 5.5V に耐える過電圧耐性入力
バック ドライブ保護 (I
off
) 付きの
部分的パワーダウン
をサポート
優れた
プッシュプル
出力駆動能力:
3.3V で
±
24mA
2.3V で
±
8mA
1.65V で
±
4mA
最大伝搬遅延:
3.3V で 20ns
JESD78
と AEC AEC-Q100-004
に準拠した
100mA 超のラッチアップ性能