JAJSKB1N December   2003  – June 2024 SN74LVC1T45

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1  Absolute Maximum Ratings
    2. 5.2  ESD Ratings
    3. 5.3  Recommended Operating Conditions
    4. 5.4  Thermal Information
    5. 5.5  Electrical Characteristics
    6. 5.6  Switching Characteristics (VCCA = 1.8V ± 0.15V)
    7. 5.7  Switching Characteristics (VCCA = 2.5V ± 0.2V)
    8. 5.8  Switching Characteristics (VCCA = 3.3V ± 0.3V)
    9. 5.9  Switching Characteristics (VCCA = 5V ±0.5V)
    10. 5.10 Operating Characteristics
    11. 5.11 Typical Characteristics
  7. 6 Parameter Measurement Information
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Fully Configurable Dual-Rail Design Allows Each Port to Operate Over the Full 1.65V to 5.5V Power-Supply Range
      2. 7.3.2 Support High Speed Translation
      3. 7.3.3 Ioff Supports Partial Power-Down Mode Operation
      4. 7.3.4 Balanced High-Drive CMOS Push-Pull Outputs
      5. 7.3.5 Glitch-Free Power Supply Sequencing
      6. 7.3.6 Vcc Isolation
    4. 7.4 Device Functional Modes
  9. 8 Applications and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Unidirectional Logic Level-Shifting Application
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
        3. 8.2.1.3 Application Curve
      2. 8.2.2 Bidirectional Logic Level-Shifting Application
        1. 8.2.2.1 Design Requirements
        2. 8.2.2.2 Detailed Design Procedure
          1. 8.2.2.2.1 Enable Times
        3. 8.2.2.3 Application Curve
    3.     42
    4. 8.3 Power Supply Recommendations
    5. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Example
  10. 9 Device and Documentation Support
    1. 9.1 Documentation Support
      1. 9.1.1 Related Documentation
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 Trademarks
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10Revision History
  12. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • JESD 22 を上回る ESD 保護：
    • 2000V、人体モデル (A114-A)
    • 200V、マシン モデル(A115-A)
    • 1000V、デバイス帯電モデル (C101)
  • テキサス・インスツルメンツの NanoFree™ パッケージで供給
  • 完全に構成可能なデュアル レール設計により、1.65V～5.5V の電源電圧の全範囲にわたって各ポートが動作可能
  • VCC 絶縁機能：いずれかの VCC 入力が GND レベルになると、両方のポートがハイ インピーダンス状態に移行
  • VCCA を基準とする DIR 入力回路
  • 低い消費電力、ICC 最大値 4µA
  • 3.3V で ±24mA の出力駆動能力
  • Ioff により部分的パワーダウン モードでの動作をサポート
  • 最大データ レート
    • 420Mbps (3.3V から 5V への変換)
    • 210Mbps (3.3V への変換)
    • 140Mbps (2.5V への変換)
    • 75Mbps (1.8V への変換)
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能