JAJSGT2Q
July 2001 – January 2019
SN74LVC2G53
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
ロジック図
論理図、各スイッチ (SW)
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Switching Characteristics
6.7
Analog Switch Characteristics
6.8
Operating Characteristics
6.9
Typical Characteristics
7
Parameter Measurement Information
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.4
Device Functional Modes
9
Application and Implementation
9.1
Application Information
9.2
Typical Application
9.2.1
Design Requirements
9.2.2
Detailed Design Procedure
9.2.3
Application Curve
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.2
Layout Example
12
デバイスおよびドキュメントのサポート
12.1
ドキュメントのサポート
12.1.1
関連資料
12.2
ドキュメントの更新通知を受け取る方法
12.3
コミュニティ・リソース
12.4
商標
12.5
静電気放電に関する注意事項
12.6
Glossary
13
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
DCU|8
YZP|8
DCT|8
サーマルパッド・メカニカル・データ
発注情報
jajsgt2q_oa
jajsgt2q_pm
5
Pin Configuration and Functions
DCT Package
8-Pin SM8
Top View
DCU Package
8-Pin VSSOP
Top View
YZP Package
8-Pin DSBGA
Bottom View
See
メカニカル、パッケージ、および注文情報
for dimensions.
Pin Functions
PIN
I/O
DESCRIPTION
NAME
SM8, VSSOP
DSBGA
A
5
D2
I
Controls the switch
COM
1
A1
I/O
Bidirectional signal to be switched
GND
3
C1
—
Ground pin
GND
4
D1
—
Ground pin
INH
2
B1
I
Enables or disables the switch
V
CC
8
A2
—
Power pin
Y2
6
C2
I/O
Bidirectional signal to be switched
Y1
7
B2
I/O
Bidirectional signal to be switched