JAJSKS3A January   2022  – May 2022 SN74LXC2T45-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成と機能
  6. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性
    6. 6.6  スイッチング特性：Tsk、TMAX
    7. 6.7  スイッチング特性、VCCA = 1.2 ± 0.1V
    8. 6.8  スイッチング特性、VCCA = 1.5 ± 0.1V
    9. 6.9  スイッチング特性、VCCA = 1.8 ± 0.15V
    10. 6.10 スイッチング特性、VCCA = 2.5 ± 0.2V
    11. 6.11 スイッチング特性、VCCA = 3.3 ± 0.3V
    12. 6.12 スイッチング特性、VCCA = 5.0 ± 0.5V
    13. 6.13 動作特性
    14. 6.14 代表的特性
  7. 7 パラメータ測定情報
    1. 7.1 負荷回路および電圧波形
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 プルダウン内蔵の CMOS シュミット・トリガ入力
        1. 8.3.1.1 ダイナミック・プルダウン抵抗内蔵の I/O
        2. 8.3.1.2 スタティック・プルダウン抵抗内蔵の制御入力
      2. 8.3.2 バランスのとれた高駆動能力の CMOS プッシュプル出力
      3. 8.3.3 部分的パワーダウン (Ioff)
      4. 8.3.4 VCC の絶縁および VCC の接続解除 (Ioff-float)
      5. 8.3.5 過電圧許容入力
      6. 8.3.6 グリッチの発生しない電源シーケンシング
      7. 8.3.7 負のクランプ・ダイオード
      8. 8.3.8 フル構成可能なデュアル・レール設計
      9. 8.3.9 高速変換をサポート
    4. 8.4 デバイスの機能モード
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 イネーブル時間
    3. 9.3 代表的なアプリケーション
      1. 9.3.1 設計要件
      2. 9.3.2 詳細な設計手順
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントのサポート
      1. 12.1.1 関連資料
    2. 12.2 Receiving Notification of Documentation Updates
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 Glossary
  13. 13メカニカル、パッケージ、および注文情報
    1. 13.1 テープおよびリール情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DCU|8
  • DTT|8
サーマルパッド・メカニカル・データ
発注情報

7.1 負荷回路および電圧波形

特に記述のない限り、すべての入力パルスは、以下の特性を持つジェネレータで生成されます。

  • f = 1MHz
  • ZO = 50Ω
  • Δt/ΔV ≦ 1ns/V

GUID-9915D797-96B8-43C6-816C-B447170C7479-low.gif
A. CL にはプローブと治具の容量が含まれます。
図 7-1 負荷回路
表 7-1 負荷回路の条件
パラメータVCCORLCLS1VTP
tpd伝搬 (遅延) 時間1.1V～5.5V2kΩ15pFオープン該当なし
ten、tdisイネーブル時間、ディセーブル時間1.1V～1.6V2kΩ15pF2 × VCCO0.1V
1.65V～2.7V2kΩ15pF2 × VCCO0.15V
3.0V～5.5V2kΩ15pF2 × VCCO0.3V
ten、tdisイネーブル時間、ディセーブル時間1.1V～1.6V2kΩ15pFGND0.1V
1.65V～2.7V2kΩ15pFGND0.15V
3.0V～5.5V2kΩ15pFGND0.3V
GUID-6F910298-4474-41D2-92AE-EA7DC784CA26-low.gif
  1. VCCI は、入力ポートに関連付けられた電源ピンです。
  2. VOH と VOL は、指定した RL、CL、S1 で発生する標準出力電圧レベルです。
図 7-2 伝搬遅延
GUID-B9057F6D-5907-4551-8806-1CEB1773D936-low.gif
  1. VCCI は、入力ポートに関連付けられた電源ピンです。
  2. VOH と VOL は、指定した RL、CL、S1 で発生する標準出力電圧レベルです。
図 7-3 入力遷移の立ち上がりレートと立ち下がりレート
GUID-4ECE29F0-D29D-4CE4-87E3-116AA2528745-low.gif
  1. 説明用です。イネーブル時間は、「イネーブル時間」に記載されている計算で求めます。
  2. 入力が有効なロジック Low に駆動されたときの出力波形。
  3. 入力が有効なロジック High に駆動されたときの出力波形。
  4. VCCI は、入力ポートに関連付けられた電源ピンです。
  5. VCCO は、出力ポートに関連付けられた電源ピンです。
  6. VOH と VOL は、指定した RL、CL、S1 における標準出力電圧レベルです。
図 7-4 イネーブル時間とディセーブル時間