JAJSNP6 January   2024 TAC5312-Q1

ADVANCE INFORMATION  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. Pin Configuration and Functions
  6. Specifications
    1. 5.1  Absolute Maximum Ratings
    2. 5.2  ESD Ratings
    3. 5.3  Recommended Operating Conditions
    4. 5.4  Thermal Information
    5. 5.5  Thermal Information
    6. 5.6  Thermal Information
    7. 5.7  Electrical Characteristics
    8. 5.8  Timing Requirements: I2C Interface
    9. 5.9  Switching Characteristics: I2C Interface
    10. 5.10 Timing Requirements: TDM, I2S or LJ Interface
    11. 5.11 Switching Characteristics: TDM, I2S or LJ Interface
  7. Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagram
    3. 6.3 Feature Description
      1. 6.3.1  Serial Interfaces
        1. 6.3.1.1 Control Serial Interfaces
        2. 6.3.1.2 Audio Serial Interfaces
          1. 6.3.1.2.1 Time Division Multiplexed Audio (TDM) Interface
          2. 6.3.1.2.2 Inter IC Sound (I2S) Interface
          3. 6.3.1.2.3 Left-Justified (LJ) Interface
      2. 6.3.2  Using Multiple Devices With Shared Buses
      3. 6.3.3  Phase-Locked Loop (PLL) and Clock Generation
      4. 6.3.4  Input Channel Configuration
      5. 6.3.5  Reference Voltage
      6. 6.3.6  Microphone Bias
      7. 6.3.7  Input DC Fault Diagnostics
        1. 6.3.7.1 Fault Conditions
          1. 6.3.7.1.1 Input Pin Short to Ground
          2. 6.3.7.1.2 Input Pin Short to MICBIAS
          3. 6.3.7.1.3 Open Inputs
          4. 6.3.7.1.4 Short Between INxP and INxM
          5. 6.3.7.1.5 Input Pin Overvoltage
          6. 6.3.7.1.6 Input Pin Short to VBAT_IN
        2. 6.3.7.2 Fault Reporting
          1. 6.3.7.2.1 Overcurrent and Overtemperature Protection
      8. 6.3.8  Signal-Chain Processing
        1. 6.3.8.1 ADC Signal-Chain
          1. 6.3.8.1.1 Programmable Channel Gain and Digital Volume Control
          2. 6.3.8.1.2 Programmable Channel Gain Calibration
          3. 6.3.8.1.3 Programmable Channel Phase Calibration
          4. 6.3.8.1.4 Programmable Digital High-Pass Filter
          5. 6.3.8.1.5 Programmable Digital Biquad Filters
          6. 6.3.8.1.6 Programmable Channel Summer and Digital Mixer
          7. 6.3.8.1.7 Configurable Digital Decimation Filters
            1. 6.3.8.1.7.1 Linear Phase Filters
              1. 6.3.8.1.7.1.1 Sampling Rate: 16kHz or 14.7kHz
              2. 6.3.8.1.7.1.2 Sampling Rate: 24kHz or 22.05kHz
              3. 6.3.8.1.7.1.3 Sampling Rate: 32kHz or 29.4kHz
              4. 6.3.8.1.7.1.4 Sampling Rate: 48kHz or 44.1kHz
              5. 6.3.8.1.7.1.5 Sampling Rate: 96kHz or 88.2kHz
              6. 6.3.8.1.7.1.6 Sampling Rate: 384kHz or 352.8kHz
      9. 6.3.9  DAC Signal-Chain
        1. 6.3.9.1 Programmable Channel Gain and Digital Volume Control
        2. 6.3.9.2 Programmable Channel Gain Calibration
        3. 6.3.9.3 Programmable Digital High-Pass Filter
        4. 6.3.9.4 Programmable Digital Biquad Filters
        5. 6.3.9.5 Programmable Digital Mixer
        6. 6.3.9.6 Configurable Digital Interpolation Filters
          1. 6.3.9.6.1 Linear Phase Filters
            1. 6.3.9.6.1.1 Sampling Rate: 16kHz or 14.7kHz
            2. 6.3.9.6.1.2 Sampling Rate: 24kHz or 22.05kHz
            3. 6.3.9.6.1.3 Sampling Rate: 32kHz or 29.4kHz
            4. 6.3.9.6.1.4 Sampling Rate: 48kHz or 44.1kHz
            5. 6.3.9.6.1.5 Sampling Rate: 96kHz or 88.2kHz
            6. 6.3.9.6.1.6 Sampling Rate: 384kHz or 352.8kHz
      10. 6.3.10 Interrupts, Status, and Digital I/O Pin Multiplexing
  8. Register Maps
    1. 7.1 Page 0 Registers
    2. 7.2 Page 1 Registers
    3. 7.3 Page_3 Registers
  9. Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Application
      2. 8.2.2 Design Requirements
      3. 8.2.3 Detailed Design Procedure
  10. Power Supply Recommendations
  11. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11Revision History
  13. 12Mechanical, Packaging, and Orderable Information
    1. 12.1 Tape and Reel Information

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

概要

TAC5312-Q1 は、10VRMS の差動入力、100dBステレオ ADC および 2VRMSステレオ DAC チャネルを備えた、高性能な低消費電力ステレオ コーデックです。TAC5312-Q1 は、差動とシングルエンドの両方の入力および出力をサポートしています。デバイスは、ADC チャネルでマイク入力とライン入力の両方をサポートしています。DAC 出力は、ライン出力とヘッドフォン負荷のいずれかに構成できます。TAC5312-Q1 は、ヘッドホン負荷に最大 62.5mW を駆動できます。また、このデバイスは、高電圧のプログラム可能なマイクロフォン バイアスと、入力診断回路 (直結入力に対する完全なフォルト診断機能により、マイクロフォンを使用した車載用システムに直接接続可能) を内蔵しています。TAC5312-Q1 は、外部の低電圧 3.3V 電源を使用して高電圧のマイクロフォン バイアスを生成するために高効率昇圧コンバータを内蔵しています。また、このデバイスは、外部の高電圧電源 (HVDD) を直接使用することもできます。この HVDD は、プログラム可能な高電圧マイクロフォン バイアスを生成するためにシステムですぐに利用できる電源です。TAC5312-Q1 は、プログラム可能なチャネル ゲイン、デジタル音量制御、低ジッタのフェーズ ロック ループ (PLL)、プログラム可能なハイパス フィルタ (HPF)、プログラム可能な EQ およびバイクワッド フィルタ、低レイテンシのフィルタ モードを備えています。最大 768kHz のサンプリング レートに対応可能です。TAC5312-Q1 は時分割多重化 (TDM)、I2S、左揃え (LJ) オーディオ フォーマットに対応しており、I2C で制御できます。これらの高性能な機能を内蔵し、3.3V の単一電源で動作するため、TAC5312-Q1 は、スペースに制約のある車載用システムに最適な選択肢です。

製品情報
部品番号 パッケージ (1) パッケージ サイズ(2)
TAC5312-Q1 WQFN (28) 4.0mm × 4.0mm
WQFN (32) 5.0mm × 5.0mm
利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。
GUID-20231215-SS0I-5D6L-VRKB-WBK5BNX16TFR-low.svg 概略ブロック図