JAJSNB1 データシート

JAJSNB1B february 2022 – march 2023 TAS2780

PRODUCTION DATA

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）

RYA|30
- MPQF601

サーマルパッド・メカニカル・データ

発注情報

8.4.2.8.1 電源トラッキング・リミッタ (STL)

TAS2780 は PVDD 電源電圧とオーディオ信号を監視しており、オーディオ信号のピークがプログラム可能なスレッショルドを超えるとゲインは自動的に低下します。これにより、クリッピングを防止して、充電終了時のバッテリ条件で再生時間を延ばすことができます。

電源トラッキング・リミッタ機能をイネーブルにするには、LIM_EN ビット・レジスタを High にセットします。

構成可能なアタック・レート、ホールド時間、リリース・レートにより、リミッタの動的応答を形成します (LIM_ATK_RT[3:0]、LIM_HLD_TM[2:0]、LIM_RLS_RT [3:0] レジスタ・ビット)。

リミッタによって適用される減衰の最大レベルは、LIM_MAX_ATTN[3:0] レジスタ・ビットで構成することができます。リミッタ・モードがアタック中に最大減衰に達すると、ゲインはそれ以上低下しません。

出力信号レベルがリミッタのスレッショルドを超えると、リミッタはゲインの低下を開始します。リミッタは、PVDD をプログラム可能な変曲点より下までトラッキングするように構成でき、最小スレッショルド値も指定できます。次の図 8-5 に、PVDD レベルに関係なく一定レベルに制限されるように構成したリミッタを示します。この動作を実現するには、リミッタの最大スレッショルドを LIM_TH_MAX[31:0] レジスタ・ビットで目標レベルに設定します。リミッタの変曲点 (LIM_INF_PT[31:0] レジスタ・ビット) は、PVDD の設定で許容される最小値より低く設定します。レジスタ・ビット LIM_TH_MIN[31:0] を使用して設定するリミッタの最小スレッショルドは、この使用事例ではリミッタの動作に影響を与えません。

図 8-5 固定スレッショルドのリミッタ

図 8-7 動的なスレッショルドのリミッタ

図 8-6 変曲点を持つリミッタ

図 8-8 変曲点と最小スレッショルドを持つリミッタ

図 8-6 に、リミッタの最小スレッショルドを設定せず、PVDD 電源を特定のレベルより下までトラッキングするよう構成する方法を示します。LIM_TH_MAX[31:0] レジスタ・ビットを使用して目標のスレッショルドに設定し、LIM_INF_PT[31:0] レジスタ・ビットを使用して目標の変曲点に設定します。この変曲点は、リミッタが PVDD でスレッショルドの低下を開始するポイントです。LIM_SLOPE[31:0] レジスタ・ビットを使用すると、PVDD でトラッキングするリミッタのスロープを変更することができます。デフォルト値の 1V/V に設定すると、PVDD が 1V 低下するごとにスレッショルドを 1V 低下させます。必要に応じて、より急なトラッキング・スロープになるようプログラムすることができます。PVDD 電源をトラッキングするときに、リミッタの最小スレッショルド低下を防ぐため、LIM_TH_MIN[31:0] ビットは最小 PVDD を下回るようにプログラムします。

電源トラッキング・スロープのあるリミッタは、別の方法で構成できます。LIM_HR_EN レジスタ・ビットを High にセットすると、LIM_DHR[4:0] レジスタ・ビットを設定することにより 1V/V のスロープを使用して、ヘッドルームを電源電圧のパーセンテージとして指定することができます。たとえば、-10% のヘッドルームが指定されると、ピーク出力電圧は PVDD より 10% 高く設定されます。図 8-7 に示すこの使用事例では、制限は電源電圧を上回る信号に対して開始されるため、固定クリッピングが発生します。正のヘッドルーム +10% が指定されると、ピーク出力電圧は現在の PVDD より 10% 低い値に動的に設定されます。この使用事例では、制限は電源電圧より低い信号レベルで開始されるため、クリッピングの発生を防ぎます。

PVDD のみを最小スレッショルドになるまでトラッキングするリミッタを実現するには、リミッタの LIM_TH_MAX [31:0] と LIM_SLOPE[31:0] レジスタ・ビットを前述の例のように構成します。さらに、LIM_TH_MIN[31:0] レジスタ・ビットを目標の最小スレッショルドに設定します。電源電圧がこの最小スレッショルドを下回ると、信号出力電圧は低下を継続しません。これは、図 8-8 に示すとおりです。

レジスタ・ビット LIM_HR_EN を Low にセットすることにより、リミッタのメカニズムは最大 / 最小スレッショルド、変曲点、スロープの設定に応じて変わります。このビットを High にセットすると、リミッタのダイナミック・ヘッドルームはイネーブルになります。

BOP (ブラウンアウト防止) イベントが発生すると、リミッタは BOP が完全にリリースするまで更新を一時停止することができます (LIM_PDB レジスタ・ビットは High にセットされます)。この機能を使用することにより、双方の保護システム間の好ましくない相互作用を防止することができます。