JAJSNB1 データシート

8.4.2.5 低電圧信号伝送 (LVS)

TAS2780 は、オーディオ・ストリームの絶対値を監視します。

入力が初期状態から LVS_FTH[4:0] レジスタ・ビットによって設定したプログラム固定スレッショルドを上回っている場合、Class-D は PVDD レールから電源供給されます。信号レベルが、LVS_HYS[3:0] ビットで定義したヒステリシス時間を超えてこのスレッショルドを下回るまで低下した場合、Class-D 電源は VBAT1S に切り替わります (図 8-4 を参照)。

LVS_HYS[3:0] ビットのすべての値を設定すると、BYP_EN ピンがアサートされる (High) 前に残りのサンプルが必ず出力されます。複数のデバイスが BYP_EN ピンで相互に接続されている場合、その中でスレッショルドより高い電源電圧が必要なデバイスは、オープン・ドレイン出力を Low にプルします。

信号レベルが LVS_FTH[4:0] ビットによって設定したプログラム固定スレッショルドを上回ると、Class-D 電源は PVDD に切り替わります。

オープン・ドレインの BYP_EN ピンは、LVS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後にアサート解除されます (出力をアクティブに Low にプル)。Y ブリッジは、CDS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後に、VBAT1S 電源から PVDD 電源に切り替わります。

固定 LVS スレッショルドは出力信号レベルに基づいて設定され、単位 dBFS で測定されます。

デフォルトでは、LVS スレッショルドは VBAT1S 電圧を基準にした値になるように構成されます。LVS_TMODE ビットは High にセットされ、LVS_RTH[3:0] レジスタ・ビットは 3'b010 (VBAT1S から 0.7V) にセットされます。

図 8-4 低電圧信号伝達

LVS 固定スレッショルドは、CDS_MODE[1:0]=11 (セクション 11.1 の PWR_MODE2) の場合に、レジスタ・ビット LVS_FTH_LOW[1:0] を使用して設定することができます。CDS_MODE[1:0]=00 (セクション 11.1 の PWR_MODE1) の場合、固定スレッショルドはレジスタ・ビット LVS_FTH[4:0] で設定する必要があります。

LVS スレッショルドの計算に、BOP、リミッタ、サーマル・フォールドバック、サーマル勾配ゲイン減衰を考慮する必要はありません。

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）

サーマルパッド・メカニカル・データ

発注情報

8.4.2.5 低電圧信号伝送 (LVS)