JAJSNB1B february 2022 – march 2023 TAS2780
PRODUCTION DATA
TAS2780 の Class-D 出力には Y ブリッジ構成が使用されており、再生中の効率を向上させています。内蔵の LVS (セクション 8.4.2.5) により、PVDD 電源か VBAT1S 電源を選択することができます。この機能をイネーブルにするには、PVDD と VBAT1S の両方からデバイスに電源供給されているときに CDS_MODE[1:0] ビットを 2'b00 にセットします。この場合、VBAT1S レールは電力を供給できなければなりません (最大 1W)。
Y ブリッジ・モードが構成されていない場合、たとえクリッピングが発生しても、デバイスは Class-D 出力に選択した電源のみを使用します。デバイスは Class-D 出力への電源供給に PVDD を使用した場合にのみ動作します。この構成では、VBAT1S への電源は外部電源から供給するか (レジスタ・ビット VBAT1S_MODE=0)、または内部 LDO で生成します (レジスタ・ビット VBAT1S_MODE=1)。この場合、CDS_MODE[1:0] ビットは 2'b10 にセットしてください。
TAS2780 の Y ブリッジを VBAT1S 低電力で使用した場合、アイドル状態に近い超低消費電力のときのみ VBAT1S レールに切り替えることができます。これにより、アイドル状態に近いときの Class-D 出力スイングは低減し、VBAT1S 電源の電流要件が制限されます。このモードにするには、CDS_MODE[1:0] レジスタを 2'b11 にセットします。
電力モード時の動作のプログラミングの詳細については、セクション 11.1 を参照してください。
Y ブリッジ・モードの場合、PVDD が (VBAT1S + 2.5V) レベルを下回ると、Y ブリッジは電源間のスイッチングを停止して、PVDD 電源に維持されます。