JAJSP37 データシート

JAJSP37B july 2022 – july 2023 TAS2781

PRODUCTION DATA

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）

RYY|30
- MPQF663A

サーマルパッド・メカニカル・データ

発注情報

jajsp37b_oa

8.4.2.9 電源トラッキング・リミッタ

TAS2781 は PVDDH 電源電圧とオーディオ信号を監視しており、オーディオ信号のピークがプログラム可能なスレッショルドを超えるとゲインは自動的に低下します。これにより、クリッピングを防止して、充電終了時のバッテリ条件で再生時間を延ばすことができます。プログラム可能なスロープで、プログラム可能な変曲点より下まで PVDDH をトラッキングするよう、リミッタのスレッショルドを構成できます。最小スレッショルドにより、PVDDH のトラッキングからのスレッショルド低減の制限を設定します。

LIM_EN レジスタ・ビットを High にセットすると、リミッタがイネーブルになります。

構成可能なアタック・レート、ホールド時間、リリース・レートにより、リミッタの動的応答を形成します ( およびの LIM_ATK[3:0]、LIM_HLD[2:0]、LIM_RLS[3:0] レジスタ・ビット)。

リミッタによって適用される最大減衰レベルは、の LIM_MAX_AT[3:0] レジスタ・ビットを使用して構成できます。リミッタがアタック中に最大減衰に達すると、ゲインはそれ以上低下しません。

出力信号レベルがリミッタのスレッショルドを超えると、リミッタはゲインの低下を開始します。リミッタは、PVDDH をプログラム可能な変曲点より下までトラッキングするように構成でき、最小スレッショルド値も指定できます。に、PVDDH レベルに関係なく一定レベルに制限されるように構成したリミッタを示します。この動作を実現するには、リミッタの最大スレッショルドを LIM_MAX_TH[31:0] レジスタ・ビットで目標レベルに設定します。リミッタの変曲点 (LIM_INF[31:0] レジスタ・ビット) は、PVDDH の設定で許容される最小値より低く設定します。レジスタ・ビット LIM_MIN_TH[31:0] を使用して設定するリミッタの最小スレッショルドは、この使用事例ではリミッタの動作に影響を与えません。

図 8-1 固定スレッショルドのリミッタ

図 8-3 動的なスレッショルドのリミッタ

図 8-2 変曲点を持つリミッタ

図 8-4 変曲点と最小スレッショルドを持つリミッタ

に、最小スレッショルドなしで PVDDH をスレッショルドよりも下までトラッキングするリミッタの構成方法を示します。LIM_MAX_TH[31:0] レジスタ・ビットを使用して目標のスレッショルドに設定し、LIM_INF[31:0] レジスタ・ビットを使用して目標の変曲点に設定します。この変曲点は、リミッタが PVDDH でスレッショルドの低下を開始するポイントです。LIM_SLP[31:0] レジスタ・ビットを使用すると、PVDDH でトラッキングするリミッタの勾配を変更できます。デフォルト値の 1V/V に設定すると、PVDDH が 1V 低下するごとにスレッショルドを 1V 低下させます。必要に応じて、より急なトラッキング・スロープになるようプログラムすることができます。PVDDH をトラッキングするときに、リミッタの最小スレッショルド低下を防ぐため、LIM_MIN_TH[31:0] ビットは最小 PVDDH を下回るようにプログラムします。

電源トラッキング・スロープのあるリミッタは、別の方法で構成できます。のレジスタで LIM_DYHDR レジスタ・ビットを 1'b1 にセットすると、LIM_HDR[4:0] レジスタ・ビットをセットし、1V/V のスロープを使用して、ヘッドルームを電源電圧のパーセンテージとして指定できます。たとえば、-10% のヘッドルームが指定されると、ピーク出力電圧は PVDDH より 10% 高く設定されます。に示すこの使用事例では、制限は電源電圧を上回る信号に対して開始されるため、固定クリッピングが発生します。正のヘッドルーム +10% が指定されると、ピーク出力電圧は現在の PVDDH より 10% 低い値に動的に設定されます。この使用事例では、制限は電源電圧より低い信号レベルで開始されるため、クリッピングの発生を防ぎます。

PVDDH を最小スレッショルドまでだけトラッキングするリミッタを実現するには、リミッタの LIM_MAX_TH[31:0] と LIM_SLP[31:0] レジスタ・ビットを前述の例のように構成します。さらに、LIM_MIN_TH[31:0] レジスタ・ビットを目標の最小スレッショルドに設定します。電源電圧がこの最小スレッショルドを下回ると、信号出力電圧は低下を継続しません。これは、に示すとおりです。

レジスタ・ビット LIM_DYHDR を Low にセットすると、リミッタのメカニズムは最大 / 最小スレッショルド、変曲点、スロープの設定に応じて変わります。デフォルトでこのビットは High にセットされ、リミッタのダイナミック・ヘッドルームがイネーブルです。