JAJSP37B july 2022 – july 2023 TAS2781
PRODUCTION DATA
TAS2781 は、Class-D 出力段の Y ブリッジ構成に関連して使用されるメカニズムです。これは、オーディオ・ストリームの絶対値を監視し、適切な電源として PVDDH と PVDDL のどらちかを選択することで機能します。
信号が最初にプログラムされた LVS スレッショルドを上回ると、Class-D は PVDDH レールから供給されます。信号レベルが、LVS_HYS[3:0] レジスタ・ビットで定義したヒステリシス時間より長く、このスレッショルドを下回った場合、Class-D 電源は PVDDL に切り替わります。信号が初期レベルに戻ると、Class-D 電源は PVDDH に戻ります。
デフォルトでは、LVS スレッショルドは PVDDL 電圧を基準にした値になるよう構成されます (LVS_DET = 1)。スレッショルドの設定には、LVS_RTH[3:0] レジスタ・ビットを使用します (デフォルト=0.7V)。
LVS_DET ビットを Low にセットすると、LVS スレッショルドは LVS_FTH[4:0] レジスタ・ビットで定義された固定値に強制されます。
LVS スレッショルドは出力信号レベルを基準とし、単位 dBFS で測定されます。
LVS 固定スレッショルドは、CDS_MODE[1:0]=11 (セクション 11.1 の PWR_MODE2) の場合に、レジスタ・ビット LVS_TH_LOW[1:0] を使用して設定できます。