JAJSP37 データシート

8.4.2.4 デジタル・ボリューム制御およびアンプ出力レベル

オーディオ入力からスピーカ端子へのゲインは、アンプ出力レベルとデジタル・ボリューム制御 (DVC) の設定で制御します。

アンプ出力レベルの設定は、AMP_LVL[4:0] レジスタ・ビットを使用してプログラムします。アンプのレベルは、のレジスタに示されています。デジタル・ボリューム制御 (DVC) は、デフォルトで 0dB に設定されています。このレベルは、アンプのアナログ・クリッピングにより必ずしも実現できるとは限らないため、ゲインの伝達にのみ使用してください。

式 (1) で、アンプ出力電圧を計算します：

式 1. V_AMP= INPUT+A_DVC+A_AMP

ここで

V_AMP は、アンプ出力電圧 (dBV) です
INPUT は、0dBFS を基準とした場合のデジタル入力振幅を表す dB 数です
A_DVC は、デジタル・ボリューム制御の設定を表す dB 数です
A_AMP は、アンプ出力レベルの設定を表す dBV 数です

DVC は DVC_LVL[7:0] レジスタ・ビットの設定によって、0dB～-100dB の間で 0.5dB きざみで構成することができます。C8h より大きい設定は、ミュートと解釈されます。デジタル・ボリューム制御が変更されると、デバイスはの DVC_SLEW[31:0] レジスタ・ビットのステータスに基づいて、ボリュームを新しい設定にランプします。のレジスタの DVC_RMP_RT[1:0] ビットを使用して、ボリュームのランプ制御のイネーブルとディセーブルを切り替えます。

Class-D アンプは、閉ループ・アーキテクチャを搭載しています。出力信号クリッピングのスレッショルドの近似値を求めるには、式 (2) を使用します。

式 2.

ここで：

V_PK は、クリッピングされていない出力電圧の最大ピーク値 (V) です
V_SUP は、Class-D 出力段の電源です
R_L は、スピーカ負荷 (Ω) です
R_P は、PCB (配線、フィルタ) の寄生抵抗 (Ω) です
R_FET は、電力段の合計抵抗 (HS FET、LS FET、検出抵抗、ボンディング、パッケージング) (Ω) です

PVDDL が Class-D 出力段を供給する場合、R_FET の標準値は 0.5Ω です。PVDDH が供給する場合、R_FET の標準値は 0.25Ω です。

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）

サーマルパッド・メカニカル・データ

発注情報

8.4.2.4 デジタル・ボリューム制御およびアンプ出力レベル