JAJSFN8A June   2018  – February 2022 TCA9517-Q1

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. Revision History
  5. 概要 (続き)
  6. Pin Configuration and Functions
  7. Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Timing Requirements
    7. 7.7 I2C Interface Switching Characteristics
    8. 7.8 Typical Characteristics
  8. Parameter Measurement Information
  9. Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1 Two-Channel Bidirectional Buffer
      2. 9.3.2 Active-High Repeater-Enable Input
      3. 9.3.3 VOL B-Side Offset Voltage
      4. 9.3.4 Standard Mode and Fast Mode Support
      5. 9.3.5 Clock Stretching Support
    4. 9.4 Device Functional Modes
  10. 10Application and Implementation
    1. 10.1 Application Information
    2. 10.2 Typical Application
      1. 10.2.1 Design Requirements
      2. 10.2.2 Detailed Design Procedure
        1. 10.2.2.1 Clock Stretching Support
        2. 10.2.2.2 VILC and Pullup Resistor Sizing
      3. 10.2.3 Application Curve
  11. 11Power Supply Recommendations
  12. 12Layout
    1. 12.1 Layout Guidelines
    2. 12.2 Layout Example
  13. 13Device and Documentation Support
    1. 13.1 Device Support
    2. 13.2 Receiving Notification of Documentation Updates
    3. 13.3 サポート・リソース
    4. 13.4 Trademarks
    5. 13.5 Electrostatic Discharge Caution
    6. 13.6 Glossary

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

概要 (続き)

B 側のバッファ設計により、静的電圧オフセットを使用するデバイスと直列に使用することが防止されます。このデバイスはバッファされた LOW 信号を有効な LOW とは認識せず、バッファされた LOW として再度伝搬することはありません。

B 側のドライバは、2.7V~5.25V で動作します。この内部バッファの出力 LOW レベルは約 0.5V です。出力が内部で LOW に駆動されるとき、入力電圧は出力 LOW レベルよりも 70mV 以上低い必要があります。より電圧の高い LOW 信号は、バッファされた LOW と呼ばれます。B 側の I/O が内部で LOW に駆動されるとき、この LOW は入力によって LOW と認識されません。この機能により、入力 LOW 条件が解除されたとき、ロックアップ状況が発生することが防止されます。

A 側のドライバは 0.9V~5.25V で動作し、より多くの電流を駆動します。これらのドライバには、バッファされた LOW の機能 (または、静的なオフセット電圧) が必要ありません。B 側の LOW 信号は、A 側ではほぼ 0V の LOW に変換されます。これによって、低電圧のロジックの小さな電圧スイングに対応できます。A 側の出力プルダウンは、ハード LOW を駆動します。この入力レベルは、低電圧側の電源電圧が最低 0.9V のシステムにおいて、低い LOW レベルの要求に対応できるよう、0.3 × VCCA に設定されます。

2 つ以上の TCA9517-Q1 デバイスの A 側を互いに接続可能です。これは、A 側を共通バスとした多くの回路形式 (図 8図 9 を参照) を可能にします。A 側は、静的または動的オフセット電圧を持つその他のすべてのバッファに直接接続できます。複数の TCA9517-Q1 デバイスを A 側から B 側へ直列に接続でき、この場合にオフセット電圧の蓄積はなく、タイム・オブ・フライト遅延のみを考慮すれば十分です。B 側からのバッファされた LOW 電圧の関係で、TCA9517-Q1 を B 側から B 側に接続することはできません。B 側は、立ち上がり時間アクセラレータを持つデバイスには接続できません。

VCCA は、A 側の入力コンパレータに 0.3 × VCCA の基準電圧を供給するためと、パワー・グッド検出回路にのみ使用されます。TCA9517-Q1 のロジックおよびすべての I/O は、VCCB ピンから電力を供給されます。

標準の I2C システムと同様に、バッファされたバスにロジック HIGH レベルを与えるにはプルアップ抵抗が必要です。TCA9517-Q1 は、I2C バスの標準的なオープン・ドレイン構成を持っています。これらのプルアップ抵抗のサイズはシステムに依存しますが、リピータの各側にプルアップ抵抗が必要です。このデバイスは、SMBus デバイスに加えて、標準モードおよびファースト・モードの I2C デバイスとともに動作するよう設計されています。標準モードの I2C デバイスは、一般的な I2C システムで 3mA のみが規定されており、標準モード・デバイスと複数のマスタを使用可能です。場合によっては、より大きな終端電流を使用できます。