JAJSN07
July 2022
TCAL9539
ADVANCE INFORMATION
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Timing Requirements
6.7
I2C Bus Timing Requirements
6.8
Switching Characteristics
7
Parameter Measurement Information
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagrams
8.3
Feature Description
8.3.1
I/O Port
8.3.2
Adjustable Output Drive Strength
8.3.3
Interrupt Output (INT)
8.3.4
Reset Input (RESET)
8.3.5
Software Reset Call
8.4
Device Functional Modes
8.4.1
Power-On Reset
8.5
Programming
8.5.1
I2C Interface
8.6
Register Maps
8.6.1
Device Address
8.6.2
Control Register and Command Byte
8.6.3
Register Descriptions
8.6.4
Bus Transactions
8.6.4.1
Writes
8.6.4.2
Reads
9
Application and Implementation
9.1
Application Information
9.2
Typical Application
9.2.1
Design Requirements
9.2.2
Detailed Design Procedure
9.2.2.1
Minimizing ICC When I/Os Control LEDs
9.2.3
Application Curves
9.3
Power Supply Recommendations
9.3.1
Power-On Reset Requirements
9.4
Layout
9.4.1
Layout Guidelines
9.4.2
Layout Example
10
Device and Documentation Support
10.1
Receiving Notification of Documentation Updates
10.2
サポート・リソース
10.3
Trademarks
10.4
Electrostatic Discharge Caution
10.5
Glossary
11
Mechanical, Packaging, and Orderable Information
11.1
Tape and Reel Information
11.2
Mechanical Data
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PW|24
MPDS363A
RTW|24
MPQF167C
サーマルパッド・メカニカル・データ
RTW|24
QFND125K
発注情報
jajsn07_oa
1
特長
1.08V~3.6V の動作電源電圧範囲
低いスタンバイ消費電流:1µA (標準値、1.8mV 時)
1MHz の高速モード・プラス I
2
C バス
ハードウェア・アドレス・ピンにより、同じ I
2
C/SMBus バス上に 2 つのデバイスを接続可能
アクティブ LOW のリセット入力 (
RESET
)
オープン・ドレインのアクティブ LOW 割り込み出力 (
INT
)
入力 / 出力構成レジスタ
極性反転レジスタ
構成可能な I/O 駆動能力レジスタ
プルアップおよびプルダウン抵抗構成レジスタ
パワーオン・リセット内蔵
SCL または SDA 入力のノイズ・フィルタ
大電流の最大駆動能力を持つラッチ付き出力により LED を直接駆動
JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
JESD 22 を上回る ESD 保護
2000V、人体モデル (A114-A)
1000V、デバイス帯電モデル (C101)