JAJSQA4I march   1994  – march 2021 TL16C550C

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 概要
  4. 3 Revision History
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1  Absolute Maximum Ratings
    2. 5.2  Recommended Operating Conditions (Low Voltage - 3.3 nominal)
    3. 5.3  Recommended Operating Conditions (Standard Voltage - 5 V nominal)
    4. 5.4  Thermal Information
    5. 5.5  Electrical Characteristics (Low Voltage - 3.3 V nominal)
    6. 5.6  Electrical Characteristics (Standard Voltage - 5 V nominal)
    7. 5.7  System Timing Requirements
    8. 5.8  System Switching Characteristics
    9. 5.9  Baud Generator Switching Characteristics
    10. 5.10 Receiver Switching Characteristics
    11. 5.11 Transmitter Switching Characteristics
    12. 5.12 Modem Control Switching Characteristics
  7. 6 Parameter Measurement Information
  8. 7 Detailed Description
    1. 7.1 Autoflow Control (see )
    2. 7.2 Auto-RTS (see )
    3. 7.3 Auto-CTS (see )
    4. 7.4 Enabling Autoflow Control and Auto-CTS
    5. 7.5 Auto-CTS and Auto-RTS Functional Timing
    6. 7.6 Functional Block Diagram
    7. 7.7 Principles of Operation
      1. 7.7.1  Accessible Registers
      2. 7.7.2  FIFO Control Register (FCR)
      3. 7.7.3  FIFO Interrupt Mode Operation
      4. 7.7.4  FIFO Polled Mode Operation
      5. 7.7.5  Interrupt Enable Register (IER)
      6. 7.7.6  Interrupt Identification Register (IIR)
      7. 7.7.7  Line Control Register (LCR)
      8. 7.7.8  Line Status Register (LSR)
      9. 7.7.9  Modem Control Register (MCR)
      10. 7.7.10 Modem Status Register (MSR)
      11. 7.7.11 Programming Baud Generator
      12. 7.7.12 Receiver Buffet Register (RBR)
      13. 7.7.13 Scratch Register
      14. 7.7.14 Transmitter Holding Register (THR)
  9. 8 Application Information
  10. 9 Device and Documentation Support
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 Trademarks
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

2 概要

TL16C550C および TL16C550CI は、TL16C550B 非同期通信素子 (ACE) の機能アップグレードであり、TL16C450 の機能アップグレードです。電源投入時の TL16C450 (文字モードまたは TL16C450 モード) と機能的に同等である TL16C550C と TL16C550B などの TL16C550CI は、代替 FIFO モードに設定できます。これにより、受信および送信された文字をバッファリングすることで、CPU に過剰なソフトウェア・オーバーヘッドが発生しなくなります。レシーバとトランスミッタの FIFO には、レシーバ FIFO の 1 バイトあたり 3 ビットのエラー・ステータスを含む、最大 16 バイトが保存されます。FIFO モードでは、選択可能な自動フロー制御機能があり、ソフトウェアの過負荷を大幅に低減し、RTS 出力信号と CTS 入力信号を使用してシリアル・データ・フローを自動的に制御することで、システム効率を上げることができます。

TL16C550C および TL16C550CI は、ペリフェラル・デバイスまたはモデムから受信したデータのシリアルからパラレルへの変換と、CPU から受信したデータのパラレルからシリアルへの変換を実行します。CPU は、いつでも ACE ステータスを読み取ることができます。ACE には、包括的なモデム制御機能と、通信リンクのソフトウェア管理を最小限に抑えるようにカスタマイズできるプロセッサ割り込みシステムが含まれています。

TL16C550C と TL16C550CI のどちらの ACE にも、プログラマブル・ボーレート・ジェネレータが搭載されており、基準クロックを 1～65535 のディバイダで除算し、内部トランスミッタ・ロジック用に 16× 基準クロックを生成できます。レシーバ・ロジックでこの 16× クロックを使用するための規定が含まれています。ACE は 1Mbaud のシリアル・レート (16MHz 入力クロック) に対応しているため、ビット時間は 1μs、標準的な文字時間は 10μs (スタート・ビット、8 データ・ビット、ストップ・ビット) です。

TL16C550C と TL16C550CI の TL16C450 端子機能のうち 2 つが TXRDY および RXRDY に変更され、DMA コントローラに信号を供給します。