JAJSJB7D June   2020  – November 2023 LM339LV , LM393LV , TL331LV , TL391LV

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
    1. 4.1 TL331LV および TL391LV のピン機能
    2. 4.2 ピンの機能：LM393LV
    3. 4.3 ピンの機能：LM339LV
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  TL3x1LV の熱に関する情報
    5. 5.5  熱に関する情報、LM393LV
    6. 5.6  熱に関する情報、LM339LV
    7. 5.7  電気的特性、TL3x1LV
    8. 5.8  スイッチング特性、TL3x1LV
    9. 5.9  電気的特性、LM393LV
    10. 5.10 スイッチング特性、LM393LV
    11. 5.11 電気的特性、LM339LV
    12. 5.12 スイッチング特性、LM339LV
    13. 5.13 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
    4. 6.4 デバイスの機能モード
      1. 6.4.1 オープン・ドレイン出力
      2. 6.4.2 パワーオン・リセット (POR)
      3. 6.4.3 入力
        1. 6.4.3.1 レール・ツー・レール入力
        2. 6.4.3.2 フォルト・トレラント入力
        3. 6.4.3.3 入力保護
      4. 6.4.4 ESD 保護
      5. 6.4.5 未使用入力
      6. 6.4.6 ヒステリシス
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 基本的なコンパレータの定義
        1. 7.1.1.1 動作
        2. 7.1.1.2 伝搬遅延
        3. 7.1.1.3 オーバードライブ電圧
      2. 7.1.2 ヒステリシス
        1. 7.1.2.1 ヒステリシス付きの反転コンパレータ
        2. 7.1.2.2 ヒステリシス付きの非反転コンパレータ
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 ウィンドウ・コンパレータ
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 方形波発振器
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 アプリケーション曲線
      3. 7.2.3 可変パルス幅ジェネレータ
      4. 7.2.4 時間遅延ジェネレータ
      5. 7.2.5 ロジック・レベル・シフタ
      6. 7.2.6 ワンショット・マルチバイブレータ
      7. 7.2.7 双安定マルチバイブレータ
      8. 7.2.8 ゼロ交差検出器
      9. 7.2.9 パルス・スライサ
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.1.2.2 ヒステリシス付きの非反転コンパレータ

図 7-5 に示すように、ヒステリシス付きの非反転コンパ レータには、反転入力側に 2 つの抵抗ネットワークと 1 つのリファレンス電圧 (VREF) が必要です。

GUID-79DA8FAE-47EE-4E72-B178-2184F451CEC1-low.gif図 7-5 ヒステリシス付きの非反転構成

出力が "High" と "Low" のときの等価抵抗ネットワークを図 7-6 に示します。出力が "High" のとき、RPU は R2 と直列であると見なす必要があることに注意してください。RPU は R2 の 10 倍以上にする必要があります。

GUID-107CADC5-A8DB-442B-A464-37CD3D72C3F4-low.gif図 7-6 非反転構成の抵抗ネットワーク

VIN が VREF を下回ると、出力は "Low" になります。出力が "Low" から "High" に切り替わるには、VIN が VIN1 のスレッショルドよりも高くなる必要があります。式 4 を使用して VIN1 を計算します。

式 4. GUID-EED9162C-6698-49E3-B975-7BF0F5E75D8D-low.gif

VIN が VREF を上回ると、出力は "High" になります。コンパレータが "Low" 状態に戻るには、VIN が VIN2 よりも降下する必要があります。式 5 を使用して、VIN2 を計算します。

式 5. GUID-176D7137-F47A-440B-A5B2-FBF227241B6F-low.gif

式 6 に示すように、この回路のヒステリシスは VIN1 と VIN2 の差です。

式 6. GUID-365DF3E5-EABC-4216-A86E-F86F5EEB0B21-low.gif

詳細については、アプリケーション・ノート SNOA997 「ヒステリシス回路付き反転コンパレータ」および SBOA313 「ヒステリシス回路付き非反転コンパレータ」を参照してください。