JAJS443S August   2004  – May 2024 TL431 , TL432

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  熱に関する情報
    4. 6.4  推奨動作条件
    5. 6.5  電気的特性、TL431C、TL432C
    6. 6.6  電気的特性、TL431I、TL432I
    7. 6.7  電気的特性、TL431Q、TL432Q
    8. 6.8  電気的特性、TL431AC、TL432AC
    9. 6.9  電気的特性、TL431AI、TL432AI
    10. 6.10 電気的特性、TL431AQ、TL432AQ
    11. 6.11 電気的特性、TL431BC、TL432BC
    12. 6.12 電気的特性、TL431BI、TL432BI
    13. 6.13 電気的特性、TL431BQ、TL432BQ
    14. 6.14 代表的特性
  8. 7 パラメータ測定情報
    1. 7.1 温度係数
    2. 7.2 ダイナミック・インピーダンス
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
    4. 8.4 デバイスの機能モード
      1. 8.4.1 開ループ (コンパレータ)
      2. 8.4.2 閉ループ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 基準電圧内蔵コンパレータ
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
          1. 9.2.1.2.1 基本動作
            1. 9.2.1.2.1.1 オーバードライブ
          2. 9.2.1.2.2 出力電圧およびロジック入力レベル
            1. 9.2.1.2.2.1 入力抵抗
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 シャント・レギュレータ / 基準電圧
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
          1. 9.2.2.2.1 出力 / カソード電圧の設定
          2. 9.2.2.2.2 総合精度
          3. 9.2.2.2.3 安定性
          4. 9.2.2.2.4 起動時間
        3. 9.2.2.3 アプリケーション曲線
    3. 9.3 システム例
    4. 9.4 電源に関する推奨事項
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス命名規則
    2. 10.2 関連リンク
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報
9.2.1.2.2 出力電圧およびロジック入力レベル

TL431 をコンパレータとして適切に使用するには、受信ロジック デバイスがロジック出力を読み取ることができる必要があります。これは、入力 HIGH / LOW レベル スレッショルド電圧レベル (一般に VIH および VIL と表示されます) を知ることにより可能になります。

図 9-2に示すように、開ループ/コンパレータ モードでのTL431の出力LOWレベル電圧は約2Vであり、一般に5V電源ロジックでは十分ですが、3.3V および 1.8V 電源ロジックでは機能しません。この問題には、抵抗分圧器を出力につないで、低電圧の受信ロジック デバイスが読み取れる電圧まで減衰させることで対応できます。

TL431 はオープンコレクタであるため、出力 HIGH 電圧は VSUP と等しくなります。VSUP が受信ロジックの最大入力電圧の許容公差をはるかに上回る場合は、送信ロジックの信頼性を確保するために出力を減衰させる必要があります。

出力に抵抗分圧器を使用するときには、必ず分圧抵抗 (図 9-1 の R1 および R2) の合計が RSUP をはるかに上回るようにし、電源オフ時に TL431 が VSUP に近い値までプルするのを妨げないようにしてください。