JAJSFW2A
July 2018 – November 2018
TL431LI
,
TL432LI
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
概略回路図
4
改訂履歴
5
デバイス比較表
6
ピン構成および機能
端子機能
7
仕様
7.1
絶対最大定格
7.2
ESD定格
7.3
熱特性
7.4
推奨動作条件
7.5
電気的特性
7.6
代表的特性
8
パラメータ測定情報
8.1
温度係数
8.2
ダイナミック・インピーダンス
9
詳細説明
9.1
概要
9.2
機能ブロック図
9.3
機能説明
9.4
デバイスの機能モード
9.4.1
開ループ(コンパレータ)
9.4.2
閉ループ
10
アプリケーションと実装
10.1
アプリケーション情報
10.2
代表的なアプリケーション
10.2.1
基準電圧内蔵コンパレータ
10.2.1.1
設計要件
10.2.1.2
詳細な設計手順
10.2.1.2.1
基本動作
10.2.1.2.1.1
オーバードライブ
10.2.1.2.2
出力電圧とロジック入力レベル
10.2.1.2.2.1
入力抵抗
10.2.1.3
アプリケーション曲線
10.2.2
高精度定電流シンク
10.2.2.1
設計要件
10.2.2.2
詳細な設計手順
10.2.2.2.1
基本動作
10.2.2.2.1.1
出力電流範囲および精度
10.2.2.2.2
消費電力
10.2.3
シャント・レギュレータ/基準電圧
10.2.3.1
設計要件
10.2.3.2
詳細な設計手順
10.2.3.2.1
出力/カソード電圧の設定
10.2.3.2.2
総合精度
10.2.3.2.3
安定性
10.2.3.2.4
起動時間
10.2.3.3
アプリケーション曲線
10.2.4
オプトカプラによる絶縁型フライバック
10.2.4.1
設計要件
10.2.4.1.1
詳細な設計手順
10.2.4.1.1.1
TL431の帰還ループ誤差の計算
10.3
システム例
11
電源に関する推奨事項
12
レイアウト
12.1
レイアウトの注意点
12.2
レイアウト例
13
デバイスおよびドキュメントのサポート
13.1
関連リンク
13.2
ドキュメントのサポート
13.2.1
デバイスの項目表記
13.2.2
関連資料
13.3
ドキュメントの更新通知を受け取る方法
13.4
コミュニティ・リソース
13.5
商標
13.6
静電気放電に関する注意事項
13.7
Glossary
14
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DBZ|3
MPDS108G
サーマルパッド・メカニカル・データ
発注情報
jajsfw2a_oa
jajsfw2a_pm
10.3
システム例
A.
Rは、最小V
(BATT)
で1mA以上のカソード電流をTL431LIに供給する必要があります。
Figure 27.
高精度大電流シリーズ・レギュレータ
Figure 28.
3端子固定レギュレータの出力制御
Figure 29.
大電流シャント・レギュレータ
A.
Figure 12
の安定動作境界条件を参照して、Cの許容値を求めます。
Figure 30.
クローバ回路
Figure 31.
高精度5V、1.5Aレギュレータ
A.
R
b
は1mA以上のカソード電流をTL431LIに供給する必要があります。
Figure 32.
高効率5V高精度レギュレータ
Figure 33.
基準電圧内蔵PWMコンバータ
A.
利用可能なV
I(BATT)
で必要なLED輝度が得られ、かつ1mA以上のカソード電流をTL431LIに供給できるようにR3およびR4を選定します。
Figure 34.
電圧モニタ
Figure 35.
遅延タイマ
Figure 36.
高精度電流リミッタ
Figure 37.
高精度定電流シンク