JAJSSV3C June   2012  – January 2024 TLC59283

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン配置
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 保存条件
    3. 5.3 ESD 定格
    4. 5.4 推奨動作条件
    5. 5.5 熱に関する情報
    6. 5.6 電気的特性
    7. 5.7 タイミング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. パラメータ測定情報
    1. 6.1 ピン互換の入力および出力回路図
    2. 6.2 テスト回路
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 定シンク電流値の設定
      2. 7.3.2 定電流ドライバのオン / オフ制御
      3. 7.3.3 ノイズ低減
        1. 7.3.3.1 内蔵プリチャージ FET
        2. 7.3.3.2 出力制御ループの安定性を向上
  9. レジスタ設定
  10. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション特性の波形
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 サード・パーティ製品に関する免責事項
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

ピン配置

GUID-2B434755-CE7F-4F81-8201-8D0F60DC96F7-low.gif図 4-1 DBQ パッケージ SSOP-24 および QSOP-24 (上面図)
GUID-63ABC29E-2352-47DA-A175-E20128E75B8C-low.gif図 4-2 RGE パッケージ QFN-24 (上面図)
注:サーマル パッドは内部では GND に接続されていません。サーマル パッドは、プリント基板 (PCB) のパターンで GND に接続する必要があります。
表 4-1 ピンの機能
ピン I/O 説明
名称 番号
DBQ RGE
BLANK 21 18 I すべての出力は空 (blank)。シュミット バッファ入力。BLANK が High のとき、すべての定電流出力 (OUT0~OUT15) が強制的にオフになり、すべてのプリチャージ FET がオンになります。BLANK が Low のとき、すべての定電流出力は出力オン / オフ データ ラッチ内のデータによって制御され、すべてのプリチャージ FET がオフになります。このピンは、500kΩ (標準) 抵抗により内部的に VCC にプルアップされています。
GND 1 22 電源グランド
IREF 23 20 I/O 定電流値の設定では、OUT0 から OUT15 のシンク定電流出力は、IREF と GND の間に外付け抵抗を接続することで、目的の値に設定されます。
LAT 4 1 I レベル トリガ ラッチ。シュミット バッファ入力。LAT が High の間、16 ビット シフト レジスタのデータは、出力のオン / オフ データ ラッチへ転送され続けます。したがって、LAT が High のときに 16 ビット シフト レジスタのデータが変更されると、データ ラッチのデータも変更されます。LAT が Low のときは、データ ラッチのデータは保持されます。このピンは、500kΩ (標準) 抵抗によって内部的に GND にプルダウンされています。
OUT0 5 2 O 定電流出力。各出力を他の出力と接続して、定電流を増やすことができます。出力ごとに、異なる電圧を印加できます。
OUT1 6 3 O 定電流出力
OUT2 7 4 O 定電流出力
OUT3 8 5 O 定電流出力
OUT4 9 6 O 定電流出力
OUT5 10 7 O 定電流出力
OUT6 11 8 O 定電流出力
OUT7 12 9 O 定電流出力
OUT8 13 10 O 定電流出力
OUT9 14 11 O 定電流出力
OUT10 15 12 O 定電流出力
OUT11 16 13 O 定電流出力
OUT12 17 14 O 定電流出力
OUT13 18 15 O 定電流出力
OUT14 19 16 O 定電流出力
OUT15 20 17 O 定電流出力
SCLK 3 24 I シリアル データ シフト クロック。シュミット バッファ入力。
16 ビット シフト レジスタのすべてのデータは、1 ビットの SCLK 同期によって MSB に向かってシフトします。
SIN 2 23 I ドライバのオン / オフ制御用シリアル データ入力。シュミット バッファ入力。
SIN が High のとき、1 つの SCLK 入力の立ち上がりエッジのみに対して、LSB が「1」に設定されます。SIN が High のときに 2 つの SCLK 立ち上がりエッジが入力されると、16 ビット シフト レジスタの LSB および LSB+1 が「1」に設定されます。SIN が Low のとき、SCLK 入力の立ち上がりエッジで LSB は「0」に設定されます。
SOUT 22 19 O シリアル データ出力。この出力は、16 ビット シフト レジスタの MSB に接続されています。SCLK の立ち上がりエッジで SOUT データが変化します。
VCC 24 21 電源電圧