JAJSE82A October   2017  – December 2017 TLC6C5816-Q1

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     代表的なアプリケーションの回路図
  4. 4 改訂履歴
  5. 5 ピン構成および機能
    1.     ピン機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD定格
    3. 6.3 推奨動作条件
    4. 6.4 熱特性
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 スイッチング特性
    8. 6.8 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 デバイス・イネーブル(EN)
      2. 7.3.2 ゲート出力(Gx)
      3. 7.3.3 レジスタのクリア(CLR)
      4. 7.3.4 オープン・ドレイン出力と柔軟性の高い診断チャネル
        1. 7.3.4.1 構成可能な出力
        2. 7.3.4.2 LED開放診断
        3. 7.3.4.3 LED短絡診断
      5. 7.3.5 サーマル・シャットダウン
      6. 7.3.6 コマンド・エラー
      7. 7.3.7 シリアル通信エラー
      8. 7.3.8 エラー・フィードバック
      9. 7.3.9 インターフェイス
        1. 7.3.9.1 レジスタ書き込み
        2. 7.3.9.2 レジスタ読み出し
        3. 7.3.9.3 シフト・レジスタ通信フォルト検出
        4. 7.3.9.4 レジスタのクリア
        5. 7.3.9.5 レジスタ・クロック
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常動作
      2. 7.4.2 PORリセット
      3. 7.4.3 スタンバイ・モード
    5. 7.5 レジスタ・マップ
    6. 7.6 インターフェイス・レジスタ
      1. 7.6.1 構成レジスタ(オフセット＝0h) [reset＝0h]
        1. Table 5. 構成レジスタ・フィールドの説明
      2. 7.6.2 フォルト読み戻しレジスタ(オフセット＝1h) [reset＝0h]
        1. Table 6. フォルト読み戻しレジスタ・フィールドの説明
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
  9. 9 電源に関する推奨事項
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントの更新通知を受け取る方法
    2. 11.2 コミュニティ・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 Glossary
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.6 タイミング要件

特に記述のない限り、Vcc＝5V、TJ＝25℃、CL＝30pF、ID＝20mA
最小 標準 最大 UNIT
fSRCK シリアル・クロック周波数 10 MHz
tSRCK シリアル・クロック幅 100 ns
tSRCKH SRCKパルス幅、HIGH 30 ns
tSRCKL SRCKパルス幅、LOW 30 ns
tsu セットアップ時間、SRCK立ち上がり前のSER IN HIGH 15 ns
th ホールド時間、SRCK立ち上がり後のSER IN HIGH 15 ns
tSER IN SER INのパルス幅 40 ns
td 最後のSRCK立ち上がりからRCK立ち上がりまで 200 ns