JAJSL07D November   2021  – March 2024 TLV9161 , TLV9162 , TLV9164

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 シングル チャネルの熱に関する情報
    5. 5.5 デュアル チャネルの熱に関する情報
    6. 5.6 クワッド チャネルの熱に関する情報
    7. 5.7 電気的特性
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  入力保護回路
      2. 6.3.2  EMI 除去
      3. 6.3.3  過熱保護動作
      4. 6.3.4  容量性負荷および安定度
      5. 6.3.5  同相電圧範囲
      6. 6.3.6  位相反転の防止
      7. 6.3.7  電気的オーバーストレス
      8. 6.3.8  過負荷からの回復
      9. 6.3.9  代表的な仕様と分布
      10. 6.3.10 露出サーマル・パッド付きパッケージ
      11. 6.3.11 シャットダウン
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 ローサイド電流測定
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 バッファ付きマルチプレクサ
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイスのサポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 TINA-TI (無料のダウンロード・ソフトウェア)
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 Revision History
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

4 ピン構成および機能

GUID-09C85506-E6BB-4BE1-937B-07BEBF4AC850-low.svg図 4-1 TLV9161 DBV パッケージ
5 ピン SOT-23
(上面図)
GUID-EE7B09D3-CEAC-4586-9A9B-7F5170327C21-low.svg図 4-2 TLV9161 DCK パッケージ
5 ピン SC70
(上面図)
表 4-1 ピンの機能：TLV9161
ピン I/O 説明
名称 SOT-23 SC70
IN+ 3 1 I 非反転入力
IN- 4 3 I 反転入力
OUT 1 4 O 出力
V+ 5 5 — 正 (最高) 電源
V- 2 2 — 負 (最低) 電源
GUID-1823D142-DF18-492B-A306-704965F0A747-low.gif図 4-3 TLV9161S DBV パッケージ
6 ピン SOT-23
(上面図)
表 4-2 ピンの機能：TLV9161S
ピン I/O 説明
名称 番号
+IN 3 I 非反転入力
-IN 4 I 反転入力
OUT 1 O 出力
SHDN 5 I シャットダウン：Low = アンプがイネーブル、High = アンプがディセーブル。
V+ 6 — 正 (最高) 電源
V- 2 — 負 (最低) 電源
GUID-C4D6F777-BA62-4FE3-9AFB-B9BDB29304DF-low.svg図 4-4 TLV9162 D、DDF、PW、DGK パッケージ
8 ピン SOIC、SOT-23、TSSOP、VSSOP
(上面図)
GUID-CF7D304A-A85F-4D15-AFAD-ED29A4A434C2-low.svg
A. サーマル パッドを V– に接続します。詳細については、「セクション 6.3.10」を参照してください。
図 4-5 TLV9162 DSG パッケージ(A)
8 ピン WSON (露出サーマル パッド付き)
(上面図)
表 4-3 ピンの機能：TLV9162
ピン I/O 説明
名称 番号
IN1+ 3 I 非反転入力、チャネル 1
IN1- 2 I 反転入力、チャネル 1
IN2+ 5 I 非反転入力、チャネル 2
IN2- 6 I 反転入力、チャネル 2
OUT1 1 O 出力、チャネル 1
OUT2 7 O 出力、チャネル 2
V+ 8 — 正 (最高) 電源
V- 4 — 負 (最低) 電源
GUID-5DA6B7F4-2EBB-43D1-B812-3BBD384B1F79-low.gif図 4-6 TLV9162S RUG パッケージ
10 ピン X2QFN
(上面図)
表 4-4 ピンの機能：TLV9162S
ピン I/O 説明
名称 番号
IN1+ 10 I 非反転入力、チャネル 1
IN1- 9 I 反転入力、チャネル 1
IN2+ 4 I 非反転入力、チャネル 2
IN2- 5 I 反転入力、チャネル 2
OUT1 8 O 出力、チャネル 1
OUT2 6 O 出力、チャネル 2
SHDN1 2 I シャットダウン、チャネル 1：Low=アンプがイネーブル、High=アンプがディセーブル。詳細については、セクション 6.3.11 を参照してください。
SHDN2 3 I シャットダウン、チャネル 2：Low=アンプがイネーブル、High=アンプがディセーブル。詳細については、セクション 6.3.11 を参照してください。
V+ 7 — 正 (最高) 電源
V- 1 — 負 (最低) 電源
GUID-0E67BA56-837A-453D-8CCB-9EA49A450988-low.svg図 4-7 TLV9164 D および PW パッケージ
14 ピン SOIC および TSSOP
(上面図)
表 4-5 ピンの機能：TLV9164
ピン I/O 説明
名称 番号
IN1+ 3 I 非反転入力、チャネル 1
IN1- 2 I 反転入力、チャネル 1
IN2+ 5 I 非反転入力、チャネル 2
IN2- 6 I 反転入力、チャネル 2
IN3+ 10 I 非反転入力、チャネル 3
IN3- 9 I 反転入力、チャネル 3
IN4+ 12 I 非反転入力、チャネル 4
IN4- 13 I 反転入力、チャネル 4
OUT1 1 O 出力、チャネル 1
OUT2 7 O 出力、チャネル 2
OUT3 8 O 出力、チャネル 3
OUT4 14 O 出力、チャネル 4
V+ 4 — 正 (最高) 電源
V- 11 — 負 (最低) 電源