JAJSJF9E January   2021  – March 2024 TLV9351-Q1 , TLV9352-Q1 , TLV9354-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 シングル チャネルの熱に関する情報
    5. 5.5 デュアル チャネルの熱に関する情報
    6. 5.6 クワッド チャネルの熱に関する情報
    7. 5.7 電気的特性
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 入力保護回路
      2. 6.3.2 EMI 除去
      3. 6.3.3 位相反転の防止
      4. 6.3.4 過熱保護動作
      5. 6.3.5 容量性負荷および安定度
      6. 6.3.6 同相電圧範囲
      7. 6.3.7 電気的オーバーストレス
      8. 6.3.8 過負荷からの回復
      9. 6.3.9 代表的な仕様と分布
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 高電圧高精度コンパレータ
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイスのサポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 TINA-TI (無料のダウンロード・ソフトウェア)
        2. 8.1.1.2 TI Precision Designs
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5.5 デュアル チャネルの熱に関する情報

熱評価基準(1) TLV9352-Q1 単位
D
(SOIC)		 DGK
(VSSOP)		 PW
(TSSOP)
8 ピン 8 ピン 8 ピン
RθJA 接合部から周囲への熱抵抗 132.6 176.5 185.1 ℃/W
RθJC(top) 接合部からケース (上面) への熱抵抗 73.4 68.1 74.0 ℃/W
RθJB 接合部から基板への熱抵抗 76.1 98.2 115.7 ℃/W
ψJT 接合部から上面への特性パラメータ 24.0 12.0 12.3 ℃/W
ψJB 接合部から基板への特性パラメータ 75.4 96.7 114.0 ℃/W
RθJC(bot) 接合部からケース (底面) への熱抵抗 該当なし 該当なし 該当なし ℃/W
(1) 従来および最新の熱測定基準の詳細については、アプリケーション レポート『半導体および IC パッケージの熱評価基準』、SPRA953 を参照してください。