JAJSH86G April   2019  – November 2023 TMP61-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 TMP61-Q1 の R-T 表
      2. 7.3.2 線形抵抗曲線
      3. 7.3.3 正温度係数 (PTC)
      4. 7.3.4 内蔵フェイルセーフ
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 AEC-Q200 認定
    3. 8.3 代表的なアプリケーション
      1. 8.3.1 サーミスタ・バイアス回路
        1. 8.3.1.1 設計要件
        2. 8.3.1.2 詳細な設計手順
          1. 8.3.1.2.1 コンパレータを使用した過熱保護
          2. 8.3.1.2.2 サーマル・フォールドバック
        3. 8.3.1.3 アプリケーション曲線
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 用語集
    6. 9.6 静電気放電に関する注意事項
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.4 熱に関する情報

熱評価基準(1)(2) TMP61-Q1 単位
DEC (X1SON) LPG (TO-92S) DYA (SOT-5X3)
2 ピン 2 ピン 2 ピン
RθJA 接合部から周囲への熱抵抗(3)(4) 443.4 215 742.9 ℃/W
RθJC(top) 接合部からケース (上面) への熱抵抗 195.7 99.9 315.8 ℃/W
RθJB 接合部から基板への熱抵抗 254.6 191.7 506.2 ℃/W
ΨJT 接合部から上面への評価パラメータ 19.9 35.1 109.3 ℃/W
ΨJB 接合部から基板への評価パラメータ 254.5 191.7 500.4 ℃/W
RθJC(bot) 接合部からケース (底面) への熱抵抗 – – - ℃/W
(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション・レポートを参照してください。
(2) 自己発熱と熱応答時間については、「レイアウトの注意点」を参照してください。
(3) 自然対流での接合部 - 周囲間熱抵抗値 (RθJA ) は、JESD51-2 に記載された環境における JESD51-7 に規定された JEDEC 規格高誘電率基板でのシミュレーションで求めています。露出パッド・パッケージは、PCB にサーマル・ビアを使用しているものと仮定します (JESD51-5 に準拠)。
(4) 自己発熱による出力の変動は、内部消費電力に熱抵抗値を乗じて計算できます。