JAJSIR1C March   2020  – April 2024 TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
    1. 3.1 機能ブロック図
  5. 4 デバイスの比較
    1. 4.1 関連製品
  6. 5 端子構成および機能
    1. 5.1 ピン配置図
    2. 5.2 ピン属性
    3. 5.3 信号の説明
      1. 5.3.1 アナログ信号
      2. 5.3.2 デジタル信号
      3. 5.3.3 電源およびグランド
      4. 5.3.4 テスト、JTAG、リセット
    4. 5.4 ピン多重化
      1. 5.4.1 GPIO 多重化ピン
        1. 5.4.1.1 GPIO 多重化ピンの表
      2. 5.4.2 ADC ピンのデジタル入力 (AIO)
      3. 5.4.3 GPIO 入力クロスバー
      4. 5.4.4 GPIO 出力クロスバー、CLB クロスバー、CLB 出力クロスバー、ePWM クロスバー
    5. 5.5 内部プルアップおよびプルダウン付きのピン
    6. 5.6 未使用ピンの接続
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格 - 民生用
    3. 6.3  ESD 定格 - 車載用
    4. 6.4  推奨動作条件
    5.     電源電圧
    6. 6.5  消費電力の概略
      1. 6.5.1 システム消費電流
      2. 6.5.2 動作モード テストの説明
      3. 6.5.3 消費電流のグラフ
      4. 6.5.4 消費電流の低減
        1. 6.5.4.1 ペリフェラル ディセーブル時の標準的な電流低減
    7. 6.6  電気的特性
    8. 6.7  PN パッケージの熱抵抗特性
    9. 6.8  PM パッケージの熱抵抗特性
    10. 6.9  PT パッケージの熱抵抗特性
    11. 6.10 熱設計の検討事項
    12. 6.11 システム
      1. 6.11.1  パワー マネージメント モジュール (PMM)
        1. 6.11.1.1 概要
        2. 6.11.1.2 概要
          1. 6.11.1.2.1 電源レール監視
            1. 6.11.1.2.1.1 I/O POR (パワーオン・リセット) 監視
            2. 6.11.1.2.1.2 I/O BOR (ブラウンアウト・リセット) 監視
            3. 6.11.1.2.1.3 VDD POR (パワーオン・リセット) 監視
          2. 6.11.1.2.2 外部監視回路の使用
          3. 6.11.1.2.3 遅延ブロック
          4. 6.11.1.2.4 内部1.2V LDO 電圧レギュレータ (VREG)
        3. 6.11.1.3 外付け部品
          1. 6.11.1.3.1 デカップリング・コンデンサ
            1. 6.11.1.3.1.1 VDDIO デカップリング
            2. 6.11.1.3.1.2 VDD デカップリング
        4. 6.11.1.4 電源シーケンス
          1. 6.11.1.4.1 電源ピンの一括接続
          2. 6.11.1.4.2 信号ピンの電源シーケンス
          3. 6.11.1.4.3 電源ピンの電源シーケンス
            1. 6.11.1.4.3.1 内部 VREG/VDD モード シーケンス
            2. 6.11.1.4.3.2 電源シーケンスの概要と違反の影響
            3. 6.11.1.4.3.3 電源スルーレート
        5. 6.11.1.5 パワー・マネージメント・モジュールの電気的データおよびタイミング
          1. 6.11.1.5.1 パワー・マネージメント・モジュールの特性
          2. 6.11.1.5.2 パワー マネージメント モジュールの動作条件
      2. 6.11.2  リセット タイミング
        1. 6.11.2.1 リセット ソース
        2. 6.11.2.2 リセットの電気的データおよびタイミング
          1. 6.11.2.2.1 リセット (XRSn) のタイミング要件
          2. 6.11.2.2.2 リセット (XRSn) のスイッチング特性
          3. 6.11.2.2.3 リセットのタイミング図
      3. 6.11.3  クロック仕様
        1. 6.11.3.1 クロック・ソース
        2. 6.11.3.2 クロック周波数、要件、および特性
          1. 6.11.3.2.1 入力クロック周波数およびタイミング要件、PLL ロック時間
            1. 6.11.3.2.1.1 入力クロック周波数
            2. 6.11.3.2.1.2 XTAL 発振器の特性
            3. 6.11.3.2.1.3 X1 のタイミング要件
            4. 6.11.3.2.1.4 APLL 特性
            5. 6.11.3.2.1.5 XCLKOUT のスイッチング特性
            6. 6.11.3.2.1.6 内部クロック周波数
        3. 6.11.3.3 入力クロックおよび PLL
        4. 6.11.3.4 XTAL 発振器
          1. 6.11.3.4.1 はじめに
          2. 6.11.3.4.2 概要
            1. 6.11.3.4.2.1 電気発振回路
              1. 6.11.3.4.2.1.1 動作モード
                1. 6.11.3.4.2.1.1.1 水晶動作モード
                2. 6.11.3.4.2.1.1.2 シングルエンド動作モード
              2. 6.11.3.4.2.1.2 XCLKOUT での XTAL 出力
            2. 6.11.3.4.2.2 水晶振動子
            3. 6.11.3.4.2.3 GPIO 動作モード
          3. 6.11.3.4.3 機能動作
            1. 6.11.3.4.3.1 ESR – 等価直列抵抗
            2. 6.11.3.4.3.2 Rneg – 負性抵抗
            3. 6.11.3.4.3.3 起動時間
            4. 6.11.3.4.3.4 DL – 励振レベル
          4. 6.11.3.4.4 水晶振動子の選択方法
          5. 6.11.3.4.5 テスト
          6. 6.11.3.4.6 一般的な問題とデバッグのヒント
          7. 6.11.3.4.7 水晶発振回路の仕様
            1. 6.11.3.4.7.1 水晶発振器の電気的特性
            2. 6.11.3.4.7.2 水晶振動子の等価直列抵抗 (ESR) 要件
        5. 6.11.3.5 内部発振器
          1. 6.11.3.5.1 INTOSC の特性
      4. 6.11.4  フラッシュ パラメータ
      5. 6.11.5  RAM の仕様
      6. 6.11.6  ROM の仕様
      7. 6.11.7  エミュレーション / JTAG
        1. 6.11.7.1 JTAG の電気的データおよびタイミング
          1. 6.11.7.1.1 JTAG のタイミング要件
          2. 6.11.7.1.2 JTAG スイッチング特性
          3. 6.11.7.1.3 JTAG タイミング図
        2. 6.11.7.2 cJTAG の電気的データおよびタイミング
          1. 6.11.7.2.1 cJTAG のタイミング要件
          2. 6.11.7.2.2 cJTAG のスイッチング特性
          3. 6.11.7.2.3 cJTAG のタイミング図
      8. 6.11.8  GPIO の電気的データおよびタイミング
        1. 6.11.8.1 GPIO - 出力タイミング
          1. 6.11.8.1.1 汎用出力のスイッチング特性
        2. 6.11.8.2 GPIO - 入力タイミング
          1. 6.11.8.2.1 汎用入力のタイミング要件
          2. 6.11.8.2.2 サンプリング モード
        3. 6.11.8.3 入力信号のサンプリング ウィンドウ幅
      9. 6.11.9  割り込み
        1. 6.11.9.1 外部割り込み (XINT) の電気的データおよびタイミング
          1. 6.11.9.1.1 外部割り込みのタイミング要件
          2. 6.11.9.1.2 外部割り込みのスイッチング特性
          3. 6.11.9.1.3 外部割り込みのタイミング
      10. 6.11.10 低消費電力モード
        1. 6.11.10.1 クロック ゲーティング低消費電力モード
        2. 6.11.10.2 低消費電力モードのウェークアップ タイミング
          1. 6.11.10.2.1 アイドル モードのタイミング要件
          2. 6.11.10.2.2 アイドル モードのスイッチング特性
          3. 6.11.10.2.3 IDLE 開始および終了タイミング図
          4. 6.11.10.2.4 スタンバイ モードのタイミング要件
          5. 6.11.10.2.5 スタンバイ モードのスイッチング特性
          6. 6.11.10.2.6 STANDBY の開始 / 終了タイミング図
          7. 6.11.10.2.7 ホールト モードのタイミング要件
          8. 6.11.10.2.8 ホールト モードのスイッチング特性
          9. 6.11.10.2.9 HALT 開始および終了タイミング図
    13. 6.12 アナログ ペリフェラル
      1. 6.12.1 アナログ ピンと内部接続
      2. 6.12.2 アナログ信号の説明
      3. 6.12.3 A/D コンバータ (ADC)
        1. 6.12.3.1 ADC の構成可能性
          1. 6.12.3.1.1 信号モード
        2. 6.12.3.2 ADC の電気的データおよびタイミング
          1. 6.12.3.2.1 ADC の動作条件
          2. 6.12.3.2.2 ADC の特性
          3. 6.12.3.2.3 ‌ADC の INL と DNL
          4. 6.12.3.2.4 ADC 入力モデル
          5. 6.12.3.2.5 ADC のタイミング図
      4. 6.12.4 温度センサ
        1. 6.12.4.1 温度センサの電気的データおよびタイミング
          1. 6.12.4.1.1 温度センサの特性
      5. 6.12.5 コンパレータ・サブシステム (CMPSS)
        1. 6.12.5.1 CMPSS の電気的データおよびタイミング
          1. 6.12.5.1.1 コンパレータ電気的特性
          2.        CMPSS コンパレータの入力換算オフセットとヒステリシス
          3. 6.12.5.1.2 CMPSS DAC の静的電気特性
          4. 6.12.5.1.3 CMPSS の説明用グラフ
    14. 6.13 制御ペリフェラル
      1. 6.13.1 拡張パルス幅変調器 (ePWM)
        1. 6.13.1.1 制御ペリフェラルの同期
        2. 6.13.1.2 ePWM の電気的データおよびタイミング
          1. 6.13.1.2.1 ePWM のタイミング要件
          2. 6.13.1.2.2 ePWM のスイッチング特性
          3. 6.13.1.2.3 トリップ ゾーン入力のタイミング
            1. 6.13.1.2.3.1 トリップ ゾーン入力のタイミング要件
        3. 6.13.1.3 外部 ADC 変換開始の電気的データおよびタイミング
          1. 6.13.1.3.1 外部 ADC 変換開始のスイッチング特性
      2. 6.13.2 高分解能パルス幅変調器 (HRPWM)
        1. 6.13.2.1 HRPWM の電気的データおよびタイミング
          1. 6.13.2.1.1 高分解能 PWM の特性
      3. 6.13.3 拡張キャプチャおよび高分解能キャプチャ (eCAP、HRCAP)
        1. 6.13.3.1 高分解能キャプチャ (HRCAP)
        2. 6.13.3.2 eCAP と HRCAP のブロック図
        3. 6.13.3.3 eCAP/HRCAP 同期
        4. 6.13.3.4 eCAP の電気的データおよびタイミング
          1. 6.13.3.4.1 eCAP のタイミング要件
          2. 6.13.3.4.2 eCAP のスイッチング特性
        5. 6.13.3.5 HRCAP の電気的データおよびタイミング
          1. 6.13.3.5.1 HRCAP スイッチング特性
          2. 6.13.3.5.2 HRCAP の図とグラフ
      4. 6.13.4 拡張直交エンコーダ パルス (eQEP)
        1. 6.13.4.1 eQEP の電気的データおよびタイミング
          1. 6.13.4.1.1 eQEP のタイミング要件
          2. 6.13.4.1.2 eQEP のスイッチング特性
    15. 6.14 通信ペリフェラル
      1. 6.14.1 CAN (Controller Area Network)
      2. 6.14.2 I2C (Inter-Integrated Circuit)
        1. 6.14.2.1 I2C の電気的データおよびタイミング
          1. 6.14.2.1.1 I2C のタイミング要件
          2. 6.14.2.1.2 I2C のスイッチング特性
          3. 6.14.2.1.3 I2C タイミング図
      3. 6.14.3 PMBus (Power Management Bus) インターフェイス
        1. 6.14.3.1 PMBus の電気的データおよびタイミング
          1. 6.14.3.1.1 PMBus の電気的特性
          2. 6.14.3.1.2 PMBus ファスト モードのスイッチング特性
          3. 6.14.3.1.3 PMBus スタンダード モードのスイッチング特性
      4. 6.14.4 シリアル通信インターフェイス (SCI)
      5. 6.14.5 シリアル・ペリフェラル・インターフェイス (SPI)
        1. 6.14.5.1 SPI マスタ モードのタイミング
          1. 6.14.5.1.1 SPI マスタ モードのタイミング要件
          2. 6.14.5.1.2 SPI マスタ モードのスイッチング特性 (クロック位相=0)
          3. 6.14.5.1.3 SPI マスタ モードのスイッチング特性 (クロック位相=1)
          4. 6.14.5.1.4 SPI マスタ モードのタイミング図
        2. 6.14.5.2 SPI スレーブ モードのタイミング
          1. 6.14.5.2.1 SPI スレーブ モードのタイミング要件
          2. 6.14.5.2.2 SPI スレーブ モードのスイッチング特性
          3. 6.14.5.2.3 SPI スレーブ モード タイミング図
      6. 6.14.6 LIN (Local Interconnect Network)
      7. 6.14.7 高速シリアル インターフェイス (FSI)
        1. 6.14.7.1 FSI トランスミッタ
          1. 6.14.7.1.1 FSITX の電気的データおよびタイミング
            1. 6.14.7.1.1.1 FSITX スイッチング特性
            2. 6.14.7.1.1.2 FSITX タイミング
        2. 6.14.7.2 FSI レシーバ
          1. 6.14.7.2.1 FSIRX の電気的データおよびタイミング
            1. 6.14.7.2.1.1 FSIRX のタイミング要件
            2. 6.14.7.2.1.2 FSIRX スイッチング特性
            3. 6.14.7.2.1.3 FSIRX タイミング
        3. 6.14.7.3 FSI SPI 互換モード
          1. 6.14.7.3.1 FSITX SPI 信号モードの電気的データおよびタイミング
            1. 6.14.7.3.1.1 FSITX SPI 信号モードのスイッチング特性
            2. 6.14.7.3.1.2 FSITX SPI 信号モードのタイミング
      8. 6.14.8 ホスト インターフェイス コントローラ (HIC)
        1. 6.14.8.1 HIC の電気的データおよびタイミング
          1. 6.14.8.1.1 HIC のタイミング要件
          2. 6.14.8.1.2 HIC スイッチング特性
          3. 6.14.8.1.3 HIC のタイミング図
  8. 7 詳細説明
    1. 7.1  概要
    2. 7.2  機能ブロック図
    3. 7.3  メモリ
      1. 7.3.1 メモリ マップ
        1. 7.3.1.1 専用 RAM (Mx RAM)
        2. 7.3.1.2 ローカル共有 RAM (LSx RAM)
        3. 7.3.1.3 グローバル共有 RAM (GSx RAM)
      2. 7.3.2 フラッシュ メモリ マップ
        1. 7.3.2.1 フラッシュ セクタのアドレス
      3. 7.3.3 ペリフェラル・レジスタのメモリ・マップ
    4. 7.4  識別
    5. 7.5  バス アーキテクチャ – ペリフェラル コネクティビティ
    6. 7.6  C28x プロセッサ
      1. 7.6.1 浮動小数点演算ユニット (FPU)
      2. 7.6.2 高速整数除算ユニット
      3. 7.6.3 三角関数演算ユニット (TMU)
      4. 7.6.4 VCRC ユニット
    7. 7.7  組み込みのリアルタイム解析および診断 (ERAD)
    8. 7.8  バックグラウンド CRC-32 (BGCRC)
    9. 7.9  ダイレクト メモリ アクセス (DMA)
    10. 7.10 デバイス ブート モード
      1. 7.10.1 デバイス ブートの構成
        1. 7.10.1.1 ブート モード ピンの構成
        2. 7.10.1.2 ブート モード テーブル オプションの設定
      2. 7.10.2 GPIO の割り当て
    11. 7.11 デュアル コード セキュリティ モジュール
    12. 7.12 ウォッチドッグ
    13. 7.13 C28x タイマ
    14. 7.14 デュアル クロック コンパレータ (DCC)
      1. 7.14.1 特長
      2. 7.14.2 DCCx (DCC0、DCC1) クロック ソース入力のマッピング
    15. 7.15 構成可能ロジック ブロック (CLB)
  9. 8 アプリケーション、実装、およびレイアウト
    1. 8.1 デバイスの主な特長
    2. 8.2 アプリケーション情報
      1. 8.2.1 代表的なアプリケーション
        1. 8.2.1.1 サーボ・ドライブ制御モジュール
          1. 8.2.1.1.1 システム・ブロック図
          2. 8.2.1.1.2 サーボ ドライブ制御モジュールのリソース
        2. 8.2.1.2 サーバー / テレコム電源ユニット (PSU)
          1. 8.2.1.2.1 システム・ブロック図
          2. 8.2.1.2.2 サーバーおよびテレコム PSU (電源) のリソース
        3. 8.2.1.3 商用テレコム整流器
          1. 8.2.1.3.1 システム・ブロック図
          2. 8.2.1.3.2 商用テレコム整流器のリソース
        4. 8.2.1.4 EV 充電ステーション向けパワー・モジュール
          1. 8.2.1.4.1 システム ブロック図
          2. 8.2.1.4.2 EV 充電ステーション向けパワー モジュール資料
        5. 8.2.1.5 エアコン室外機
          1. 8.2.1.5.1 システム・ブロック図
          2. 8.2.1.5.2 エアコン室外機のリソース
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 入門と次のステップ
    2. 9.2 デバイスおよび開発ツールの命名規則
    3. 9.3 マーキング
    4. 9.4 ツールとソフトウェア
    5. 9.5 ドキュメントのサポート
    6. 9.6 サポート・リソース
    7. 9.7 商標
    8. 9.8 静電気放電に関する注意事項
    9. 9.9 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5.2 ピン属性

表 5-1 ピン属性
信号名多重化位置80 QFP64 QFP48 QFPピンの種類説明
アナログ
A0191511IADC-A 入力 0
C15IADC-C 入力 15
CMP3_HP2ICMPSS-3 ハイ コンパレータ正入力 2
CMP3_LP2ICMPSS-3 ロー コンパレータ正入力 2
AIO2310、4、8、12Iデジタル入力 231 に使用されるアナログ ピン
HIC_BASESEL115IHIC ベース アドレス範囲選択 1
A1181410Iアナログ入力
CMP1_HP4ICMPSS-1 ハイ コンパレータ正入力 4
CMP1_LP4ICMPSS-1 ロー コンパレータ正入力 4
AIO2320、4、8、12Iデジタル入力 232 に使用されるアナログ ピン
HIC_BASESEL015IHIC ベース アドレス範囲選択 0
A10292521IADC-A 入力 10
C10IADC-C 入力 10
CMP2_HP3ICMPSS-2 ハイ コンパレータ正入力 3
CMP2_HN0ICMPSS-2 ハイ コンパレータ負入力 0
CMP2_LP3ICMPSS-2 ロー コンパレータ正入力 3
CMP2_LN0ICMPSS-2 ロー コンパレータ負入力 0
AIO2300、4、8、12Iデジタル入力 230 に使用されるアナログ ピン
HIC_BASESEL215IHIC ベース アドレス範囲選択 2
A1116128IADC-A 入力 11
C0IADC-C 入力 0
CMP1_HP1ICMPSS-1 ハイ コンパレータ正入力 1
CMP1_HN1ICMPSS-1 ハイ コンパレータ負入力 1
CMP1_LP1ICMPSS-1 ロー コンパレータ正入力 1
CMP1_LN1ICMPSS-1 ロー コンパレータ負入力 1
AIO2370、4、8、12Iデジタル入力 237 に使用されるアナログ ピン
HIC_A615IHIC アドレス 6
A12221814IADC-A 入力 12
C1IADC-C 入力 1
CMP2_HP1ICMPSS-2 ハイ コンパレータ正入力 1
CMP4_HP2ICMPSS-4 ハイ コンパレータ正入力 2
CMP2_HN1ICMPSS-2 ハイ コンパレータ負入力 1
CMP2_LP1ICMPSS-2 ロー コンパレータ正入力 1
CMP4_LP2ICMPSS-4 ロー コンパレータ正入力 2
CMP2_LN1ICMPSS-2 ロー コンパレータ負入力 1
AIO2380、4、8、12Iデジタル入力 238 に使用されるアナログ ピン
HIC_NCS15IHIC チップ セレクト
A141511IADC-A 入力 14
C4IADC-C 入力 4
CMP3_HP4ICMPSS-3 ハイ コンパレータ正入力 4
CMP3_LP4ICMPSS-3 ロー コンパレータ正入力 4
AIO2390、4、8、12Iデジタル入力 239 に使用されるアナログ ピン
HIC_A515IHIC アドレス 5
A1514107IADC-A 入力 15
C7IADC-C 入力 7
CMP1_HP3ICMPSS-1 ハイ コンパレータ正入力 3
CMP1_HN0ICMPSS-1 ハイ コンパレータ負入力 0
CMP1_LP3ICMPSS-1 ロー コンパレータ正入力 3
CMP1_LN0ICMPSS-1 ロー コンパレータ負入力 0
AIO2330、4、8、12Iデジタル入力 233 に使用されるアナログ ピン
HIC_A415IHIC アドレス 4
A21396IADC-A 入力 2
C9IADC-C 入力 9
CMP1_HP0ICMPSS-1 ハイ コンパレータ正入力 0
CMP1_LP0ICMPSS-1 ロー コンパレータ正入力 0
AIO2240、4、8、12Iデジタル入力 224 に使用されるアナログ ピン
HIC_A315IHIC アドレス 3
A31285IADC-A 入力 3
C5IADC-C 入力 5
VDACIオンチップ CMPSS DAC の外部リファレンス電圧 (オプション)。ADC 入力と CMPSS DAC リファレンスのどちらに使用する場合でも、このピンと VSSA の間には、無効化できない内部コンデンサが存在しています。このピンを CMPSS DAC のリファレンス電圧として使用する場合は、このピンに少なくとも 1μF のコンデンサを配置します。
CMP3_HP3ICMPSS-3 ハイ コンパレータ正入力 3
CMP3_HN0ICMPSS-3 ハイ コンパレータ負入力 0
CMP3_LP3ICMPSS-3 ロー コンパレータ正入力 3
CMP3_LN0ICMPSS-3 ロー コンパレータ負入力 0
AIO2420、4、8、12Iデジタル入力 242 に使用されるアナログ ピン
HIC_A215IHIC アドレス 2
A4272319IADC-A 入力 4
C14IADC-C 入力 14
CMP2_HP0ICMPSS-2 ハイ コンパレータ正入力 0
CMP4_HP3ICMPSS-4 ハイ コンパレータ正入力 3
CMP4_HN0ICMPSS-4 ハイ コンパレータ負入力 0
CMP2_LP0ICMPSS-2 ロー コンパレータ正入力 0
CMP4_LP3ICMPSS-4 ロー コンパレータ正入力 3
CMP4_LN0ICMPSS-4 ロー コンパレータ負入力 0
AIO2250、4、8、12Iデジタル入力 225 に使用されるアナログ ピン
HIC_NWE15IHIC データ書き込みイネーブル
A517139IADC-A 入力 5
C2IADC-C 入力 2
CMP3_HP1ICMPSS-3 ハイ コンパレータ正入力 1
CMP3_HN1ICMPSS-3 ハイ コンパレータ負入力 1
CMP3_LP1ICMPSS-3 ロー コンパレータ正入力 1
CMP3_LN1ICMPSS-3 ロー コンパレータ負入力 1
AIO2440、4、8、12Iデジタル入力 244 に使用されるアナログ ピン
HIC_A715IHIC アドレス 7
A61064Iアナログ入力
CMP1_HP2ICMPSS-1 ハイ コンパレータ正入力 2
CMP1_LP2ICMPSS-1 ロー コンパレータ正入力 2
AIO2280、4、8、12Iデジタル入力 228 に使用されるアナログ ピン
HIC_A015IHIC アドレス 0
A7231915IADC-A 入力 7
C3IADC-C 入力 3
CMP4_HP1ICMPSS-4 ハイ コンパレータ正入力 1
CMP4_HN1ICMPSS-4 ハイ コンパレータ負入力 1
CMP4_LP1ICMPSS-4 ロー コンパレータ正入力 1
CMP4_LN1ICMPSS-4 ロー コンパレータ負入力 1
AIO2450、4、8、12Iデジタル入力 245 に使用されるアナログ ピン
HIC_NOE15OHIC 出力イネーブル
A8242016IADC-A 入力 8
C11IADC-C 入力 11
CMP2_HP4ICMPSS-2 ハイ コンパレータ正入力 4
CMP4_HP4ICMPSS-4 ハイ コンパレータ正入力 4
CMP2_LP4ICMPSS-2 ロー コンパレータ正入力 4
CMP4_LP4ICMPSS-4 ロー コンパレータ正入力 4
AIO2410、4、8、12Iデジタル入力 241 に使用されるアナログ ピン
HIC_NBE115IHIC バイト イネーブル 1
A9282420IADC-A 入力 9
C8IADC-C 入力 8
CMP2_HP2ICMPSS-2 ハイ コンパレータ正入力 2
CMP4_HP0ICMPSS-4 ハイ コンパレータ正入力 0
CMP2_LP2ICMPSS-2 ロー コンパレータ正入力 2
CMP4_LP0ICMPSS-4 ロー コンパレータ正入力 0
AIO2270、4、8、12Iデジタル入力 227 に使用されるアナログ ピン
HIC_NBE015IHIC バイト イネーブル 0
C61174Iアナログ入力
CMP3_HP0ICMPSS-3 ハイ コンパレータ正入力 0
CMP3_LP0ICMPSS-3 ロー コンパレータ正入力 0
AIO2260、4、8、12Iデジタル入力 226 に使用されるアナログ ピン
HIC_A115IHIC アドレス 1
VREFHI201612IADC の高いリファレンス電圧。外部リファレンス モードでは、高い側のリファレンス電圧を外部からこのピンに印加します。内部リファレンス モードでは、デバイスによってこのピンに電圧が駆動されます。いずれのモードでも、2.2μF 以上のコンデンサをこのピンに配置する。このコンデンサは、VREFHI ピンと VREFLO ピンの間で、できるだけデバイスに近い場所に配置する必要がある。
VREFLO211713IADC の低いリファレンス電圧
GPIO
GPIO00、4、8、12635242I/O汎用入出力 0
EPWM1_A1OePWM-1 出力 A
I2CA_SDA6I/ODI2C-A オープン ドレイン双方向データ
SPIA_STE7I/OSPI-A スレーブ送信イネーブル (STE)
FSIRXA_CLK9IFSIRX-A 入力クロック
CLB_OUTPUTXBAR811OCLB 出力クロスバー出力 8
HIC_BASESEL115IHIC ベース アドレス範囲選択 1
GPIO10、4、8、12625141I/O汎用入出力 1
EPWM1_B1OePWM-1 出力 B
I2CA_SCL6I/ODI2C-A オープン ドレイン双方向クロック
SPIA_SOMI7I/OSPI-A スレーブ出力、マスタ入力 (SOMI)
CLB_OUTPUTXBAR711OCLB 出力クロスバー出力 7
HIC_A213IHIC アドレス 2
FSITXA_TDM_D114IFSITX-A 時間分割マルチプレクス データ追加入力
HIC_D1015I/OHIC データ 10
GPIO20、4、8、12615040I/O汎用入出力 2
EPWM2_A1OePWM-2 出力 A
OUTPUTXBAR15O出力クロスバー出力 1
PMBUSA_SDA6I/ODPMBus-A オープン ドレイン双方向データ
SPIA_SIMO7I/OSPI-A スレーブ入力、マスタ出力 (SIMO)
SCIA_TX9OSCI-A 送信データ
FSIRXA_D110IFSIRX-A データ入力 1
I2CB_SDA11I/ODI2C-B オープン ドレイン双方向データ
HIC_A113IHIC アドレス 1
CANA_TX14OCAN-A 送信
HIC_D915I/OHIC データ 9
GPIO30、4、8、12604939I/O汎用入出力 3
EPWM2_B1OePWM-2 出力 B
OUTPUTXBAR22、5O出力クロスバー出力 2
PMBUSA_SCL6I/ODPMBus-A オープン ドレイン双方向クロック
SPIA_CLK7I/OSPI-A クロック
SCIA_RX9ISCI-A 受信データ
FSIRXA_D010IFSIRX-A データ入力 0
I2CB_SCL11I/ODI2C-B オープン ドレイン双方向クロック
HIC_NOE13OHIC 出力イネーブル
CANA_RX14ICAN-A 受信
HIC_D415I/OHIC データ 4
GPIO40、4、8、12594838I/O汎用入出力 4
EPWM3_A1OePWM-3 出力 A
OUTPUTXBAR35O出力クロスバー出力 3
CANA_TX6OCAN-A 送信
SPIB_CLK7I/OSPI-B クロック
EQEP2_STROBE9I/OeQEP-2 ストローブ
FSIRXA_CLK10IFSIRX-A 入力クロック
CLB_OUTPUTXBAR611OCLB 出力クロスバー出力 6
HIC_BASESEL213IHIC ベース アドレス範囲選択 2
HIC_NWE15IHIC データ書き込みイネーブル
GPIO50、4、8、12746147I/O汎用入出力 5
EPWM3_B1OePWM-3 出力 B
OUTPUTXBAR33O出力クロスバー出力 3
CANA_RX6ICAN-A 受信
SPIA_STE7I/OSPI-A スレーブ送信イネーブル (STE)
FSITXA_D19OFSITX-A データ出力 1
CLB_OUTPUTXBAR510OCLB 出力クロスバー出力 5
HIC_A713IHIC アドレス 7
HIC_D414I/OHIC データ 4
HIC_D1515I/OHIC データ 15
GPIO60、4、8、12806448I/O汎用入出力 6
EPWM4_A1OePWM-4 出力 A
OUTPUTXBAR42O出力クロスバー出力 4
SYNCOUT3O外部 ePWM 同期パルス
EQEP1_A5IeQEP-1 入力 A
SPIB_SOMI7I/OSPI-B スレーブ出力、マスタ入力 (SOMI)
FSITXA_D09OFSITX-A データ出力 0
FSITXA_D111OFSITX-A データ出力 1
HIC_NBE113IHIC バイト イネーブル 1
CLB_OUTPUTXBAR814OCLB 出力クロスバー出力 8
HIC_D1415I/OHIC データ 14
GPIO70、4、8、12685743I/O汎用入出力 7
EPWM4_B1OePWM-4 出力 B
OUTPUTXBAR53O出力クロスバー出力 5
EQEP1_B5IeQEP-1 入力 B
SPIB_SIMO7I/OSPI-B スレーブ入力、マスタ出力 (SIMO)
FSITXA_CLK9OFSITX-A 出力クロック
CLB_OUTPUTXBAR210OCLB 出力クロスバー出力 2
HIC_A613IHIC アドレス 6
HIC_D1415I/OHIC データ 14
GPIO80、4、8、125847I/O汎用入出力 8
EPWM5_A1OePWM-5 出力 A
ADCSOCAO3O外部 ADC 用の ADC 変換開始 A
EQEP1_STROBE5I/OeQEP-1 ストローブ
SCIA_TX6OSCI-A 送信データ
SPIA_SIMO7I/OSPI-A スレーブ入力、マスタ出力 (SIMO)
I2CA_SCL9I/ODI2C-A オープン ドレイン双方向クロック
FSITXA_D110OFSITX-A データ出力 1
CLB_OUTPUTXBAR511OCLB 出力クロスバー出力 5
HIC_A013IHIC アドレス 0
FSITXA_TDM_CLK14IFSITX-A 時分割マルチプレクス クロック入力
HIC_D815I/OHIC データ 8
GPIO90、4、8、127562I/O汎用入出力 9
EPWM5_B1OePWM-5 出力 B
OUTPUTXBAR63O出力クロスバー出力 6
EQEP1_INDEX5I/OeQEP-1 インデックス
SCIA_RX6ISCI-A 受信データ
SPIA_CLK7I/OSPI-A クロック
FSITXA_D010OFSITX-A データ出力 0
LINB_RX11ILIN-B 受信
HIC_BASESEL013IHIC ベース アドレス範囲選択 0
I2CB_SCL14I/ODI2C-B オープン ドレイン双方向クロック
HIC_NRDY15OHIC 準備完了
GPIO100、4、8、127663I/O汎用入出力 10
EPWM6_A1OePWM-6 出力 A
ADCSOCBO3O外部 ADC 用の ADC 変換開始 B
EQEP1_A5IeQEP-1 入力 A
SPIA_SOMI7I/OSPI-A スレーブ出力、マスタ入力 (SOMI)
I2CA_SDA9I/ODI2C-A オープン ドレイン双方向データ
FSITXA_CLK10OFSITX-A 出力クロック
LINB_TX11OLIN-B 送信
HIC_NWE13IHIC データ書き込みイネーブル
FSITXA_TDM_D014IFSITX-A 時分割マルチプレクス データ入力
GPIO110、4、8、123731I/O汎用入出力 11
EPWM6_B1OePWM-6 出力 B
OUTPUTXBAR73O出力クロスバー出力 7
EQEP1_B5IeQEP-1 入力 B
SPIA_STE7I/OSPI-A スレーブ送信イネーブル (STE)
FSIRXA_D19IFSIRX-A データ入力 1
LINB_RX10ILIN-B 受信
EQEP2_A11IeQEP-2 入力 A
SPIA_SIMO13I/OSPI-A スレーブ入力、マスタ出力 (SIMO)
HIC_D614I/OHIC データ 6
HIC_NBE015IHIC バイト イネーブル 0
GPIO120、4、8、12363024I/O汎用入出力 12
EPWM7_A1OePWM-7 出力 A
EQEP1_STROBE5I/OeQEP-1 ストローブ
PMBUSA_CTL7I/OPMBus-A 制御信号 - スレーブ入力 / マスタ出力
FSIRXA_D09IFSIRX-A データ入力 0
LINB_TX10OLIN-B 送信
SPIA_CLK11I/OSPI-A クロック
CANA_RX13ICAN-A 受信
HIC_D1314I/OHIC データ 13
HIC_INT15OHIC デバイス割り込み
GPIO130、4、8、12352923I/O汎用入出力 13
EPWM7_B1OePWM-7 出力 B
EQEP1_INDEX5I/OeQEP-1 インデックス
PMBUSA_ALERT7I/ODPMBus-A オープン ドレイン双方向アラート
FSIRXA_CLK9IFSIRX-A 入力クロック
LINB_RX10ILIN-B 受信
SPIA_SOMI11I/OSPI-A スレーブ出力、マスタ入力 (SOMI)
CANA_TX13OCAN-A 送信
HIC_D1114I/OHIC データ 11
HIC_D515I/OHIC データ 5
GPIO140、4、8、1279I/O汎用入出力 14
I2CB_SDA5I/ODI2C-B オープン ドレイン双方向データ
OUTPUTXBAR36O出力クロスバー出力 3
PMBUSA_SDA7I/ODPMBus-A オープン ドレイン双方向データ
SPIB_CLK9I/OSPI-B クロック
EQEP2_A10IeQEP-2 入力 A
LINB_TX11OLIN-B 送信
EPWM3_A13OePWM-3 出力 A
CLB_OUTPUTXBAR714OCLB 出力クロスバー出力 7
HIC_D1515I/OHIC データ 15
GPIO150、4、8、1278I/O汎用入出力 15
I2CB_SCL5I/ODI2C-B オープン ドレイン双方向クロック
OUTPUTXBAR46O出力クロスバー出力 4
PMBUSA_SCL7I/ODPMBus-A オープン ドレイン双方向クロック
SPIB_STE9I/OSPI-B スレーブ送信イネーブル (STE)
EQEP2_B10IeQEP-2 入力 B
LINB_RX11ILIN-B 受信
EPWM3_B13OePWM-3 出力 B
CLB_OUTPUTXBAR614OCLB 出力クロスバー出力 6
HIC_D1215I/OHIC データ 12
GPIO160、4、8、12393326I/O汎用入出力 16
SPIA_SIMO1I/OSPI-A スレーブ入力、マスタ出力 (SIMO)
OUTPUTXBAR73O出力クロスバー出力 7
EPWM5_A5OePWM-5 出力 A
SCIA_TX6OSCI-A 送信データ
EQEP1_STROBE9I/OeQEP-1 ストローブ
PMBUSA_SCL10I/ODPMBus-A オープン ドレイン双方向クロック
XCLKOUT11O外部クロック出力。このピンは、デバイス内のクロック信号の中から選択されたものを分周した信号を出力します。
EQEP2_B13IeQEP-2 入力 B
SPIB_SOMI14I/OSPI-B スレーブ出力、マスタ入力 (SOMI)
HIC_D115I/OHIC データ 1
GPIO170、4、8、124034I/O汎用入出力 17
SPIA_SOMI1I/OSPI-A スレーブ出力、マスタ入力 (SOMI)
OUTPUTXBAR83O出力クロスバー出力 8
EPWM5_B5OePWM-5 出力 B
SCIA_RX6ISCI-A 受信データ
EQEP1_INDEX9I/OeQEP-1 インデックス
PMBUSA_SDA10I/ODPMBus-A オープン ドレイン双方向データ
CANA_TX11OCAN-A 送信
HIC_D215I/OHIC データ 2
GPIO18_X20、4、8、12504133I/O汎用入出力 18_X2
SPIA_CLK1I/OSPI-A クロック
CANA_RX3ICAN-A 受信
EPWM6_A5OePWM-6 出力 A
I2CA_SCL6I/ODI2C-A オープン ドレイン双方向クロック
EQEP2_A9IeQEP-2 入力 A
PMBUSA_CTL10I/OPMBus-A 制御信号 - スレーブ入力 / マスタ出力
XCLKOUT11O外部クロック出力。このピンは、デバイス内のクロック信号の中から選択されたものを分周した信号を出力します。
LINB_TX13OLIN-B 送信
FSITXA_TDM_CLK14IFSITX-A 時分割マルチプレクス クロック入力
HIC_INT15OHIC デバイス割り込み
X2ALTO水晶発振器出力。ALT 機能の詳細については、『TMS320F28002x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』の「システム制御」の章の「外部発振器 (XTAL)」セクションの表を参照してください。
GPIO19_X10、4、8、12514234I/O汎用入出力 19_X1
SPIA_STE1I/OSPI-A スレーブ送信イネーブル (STE)
CANA_TX3OCAN-A 送信
EPWM6_B5OePWM-6 出力 B
I2CA_SDA6I/ODI2C-A オープン ドレイン双方向データ
EQEP2_B9IeQEP-2 入力 B
PMBUSA_ALERT10I/ODPMBus-A オープン ドレイン双方向アラート
CLB_OUTPUTXBAR111OCLB 出力クロスバー出力 1
LINB_RX13ILIN-B 受信
FSITXA_TDM_D014IFSITX-A 時分割マルチプレクス データ入力
HIC_NBE015IHIC バイト イネーブル 0
X1ALTI水晶発振器入力またはシングルエンド クロック入力。水晶発振器をイネーブルにする前に、デバイス初期化ソフトウェアでこのピンを設定する必要がある。この発振器を使用するには、X1 と X2 の間に水晶振動子を接続する必要がある。このピンを使って、シングルエンドの 3.3V レベル クロックを供給することもできる。ALT 機能の詳細については、『TMS320F28002x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』の「システム制御」の章の「外部発振器 (XTAL)」セクションの表を参照してください。
GPIO220、4、8、126756I/O汎用入出力 22
EQEP1_STROBE1I/OeQEP-1 ストローブ
SPIB_CLK6I/OSPI-B クロック
LINA_TX9OLIN-A 送信
CLB_OUTPUTXBAR110OCLB 出力クロスバー出力 1
LINB_TX11OLIN-B 送信
HIC_A513IHIC アドレス 5
EPWM4_A14OePWM-4 出力 A
HIC_D1315I/OHIC データ 13
GPIO230、4、8、126554I/O汎用入出力 23
EQEP1_INDEX1I/OeQEP-1 インデックス
SPIB_STE6I/OSPI-B スレーブ送信イネーブル (STE)
LINA_RX9ILIN-A 受信
LINB_RX11ILIN-B 受信
HIC_A313IHIC アドレス 3
EPWM4_B14OePWM-4 出力 B
HIC_D1115I/OHIC データ 11
GPIO240、4、8、12413527I/O汎用入出力 24
OUTPUTXBAR11O出力クロスバー出力 1
EQEP2_A2IeQEP-2 入力 A
SPIB_SIMO6I/OSPI-B スレーブ入力、マスタ出力 (SIMO)
LINB_TX9OLIN-B 送信
PMBUSA_SCL10I/ODPMBus-A オープン ドレイン双方向クロック
SCIA_TX11OSCI-A 送信データ
ERRORSTS13Oエラー ステータス出力。この信号を使用する場合は、外部プルダウンが必要です。
HIC_D315I/OHIC データ 3
GPIO250、4、8、1242I/O汎用入出力 25
OUTPUTXBAR21O出力クロスバー出力 2
EQEP2_B2IeQEP-2 入力 B
EQEP1_A5IeQEP-1 入力 A
SPIB_SOMI6I/OSPI-B スレーブ出力、マスタ入力 (SOMI)
FSITXA_D19OFSITX-A データ出力 1
PMBUSA_SDA10I/ODPMBus-A オープン ドレイン双方向データ
SCIA_RX11ISCI-A 受信データ
HIC_BASESEL014IHIC ベース アドレス範囲選択 0
GPIO260、4、8、1243I/O汎用入出力 26
OUTPUTXBAR31、5O出力クロスバー出力 3
EQEP2_INDEX2I/OeQEP-2 インデックス
SPIB_CLK6I/OSPI-B クロック
FSITXA_D09OFSITX-A データ出力 0
PMBUSA_CTL10I/OPMBus-A 制御信号 - スレーブ入力 / マスタ出力
I2CA_SDA11I/ODI2C-A オープン ドレイン双方向データ
HIC_D014I/OHIC データ 0
HIC_A115IHIC アドレス 1
GPIO270、4、8、1244I/O汎用入出力 27
OUTPUTXBAR41、5O出力クロスバー出力 4
EQEP2_STROBE2I/OeQEP-2 ストローブ
SPIB_STE6I/OSPI-B スレーブ送信イネーブル (STE)
FSITXA_CLK9OFSITX-A 出力クロック
PMBUSA_ALERT10I/ODPMBus-A オープン ドレイン双方向アラート
I2CA_SCL11I/ODI2C-A オープン ドレイン双方向クロック
HIC_D114I/OHIC データ 1
HIC_A415IHIC アドレス 4
GPIO280、4、8、12422I/O汎用入出力 28
SCIA_RX1ISCI-A 受信データ
EPWM7_A3OePWM-7 出力 A
OUTPUTXBAR55O出力クロスバー出力 5
EQEP1_A6IeQEP-1 入力 A
EQEP2_STROBE9I/OeQEP-2 ストローブ
LINA_TX10OLIN-A 送信
SPIB_CLK11I/OSPI-B クロック
ERRORSTS13Oエラー ステータス出力。この信号を使用する場合は、外部プルダウンが必要です。
I2CB_SDA14I/ODI2C-B オープン ドレイン双方向データ
HIC_NOE15OHIC 出力イネーブル
GPIO290、4、8、12311I/O汎用入出力 29
SCIA_TX1OSCI-A 送信データ
EPWM7_B3OePWM-7 出力 B
OUTPUTXBAR65O出力クロスバー出力 6
EQEP1_B6IeQEP-1 入力 B
EQEP2_INDEX9I/OeQEP-2 インデックス
LINA_RX10ILIN-A 受信
SPIB_STE11I/OSPI-B スレーブ送信イネーブル (STE)
ERRORSTS13Oエラー ステータス出力。この信号を使用する場合は、外部プルダウンが必要です。
I2CB_SCL14I/ODI2C-B オープン ドレイン双方向クロック
HIC_NCS15IHIC チップ セレクト
GPIO300、4、8、121I/O汎用入出力 30
CANA_RX1ICAN-A 受信
SPIB_SIMO3I/OSPI-B スレーブ入力、マスタ出力 (SIMO)
OUTPUTXBAR75O出力クロスバー出力 7
EQEP1_STROBE6I/OeQEP-1 ストローブ
FSIRXA_CLK9IFSIRX-A 入力クロック
EPWM1_A11OePWM-1 出力 A
HIC_D814I/OHIC データ 8
GPIO310、4、8、122I/O汎用入出力 31
CANA_TX1OCAN-A 送信
SPIB_SOMI3I/OSPI-B スレーブ出力、マスタ入力 (SOMI)
OUTPUTXBAR85O出力クロスバー出力 8
EQEP1_INDEX6I/OeQEP-1 インデックス
FSIRXA_D19IFSIRX-A データ入力 1
EPWM1_B11OePWM-1 出力 B
HIC_D1014I/OHIC データ 10
GPIO320、4、8、12494032I/O汎用入出力 32
I2CA_SDA1I/ODI2C-A オープン ドレイン双方向データ
SPIB_CLK3I/OSPI-B クロック
LINA_TX6OLIN-A 送信
FSIRXA_D09IFSIRX-A データ入力 0
CANA_TX10OCAN-A 送信
ADCSOCBO13O外部 ADC 用の ADC 変換開始 B
HIC_INT15OHIC デバイス割り込み
GPIO330、4、8、12383225I/O汎用入出力 33
I2CA_SCL1I/ODI2C-A オープン ドレイン双方向クロック
SPIB_STE3I/OSPI-B スレーブ送信イネーブル (STE)
OUTPUTXBAR45O出力クロスバー出力 4
LINA_RX6ILIN-A 受信
FSIRXA_CLK9IFSIRX-A 入力クロック
CANA_RX10ICAN-A 受信
EQEP2_B11IeQEP-2 入力 B
ADCSOCAO13O外部 ADC 用の ADC 変換開始 A
HIC_D015I/OHIC データ 0
GPIO340、4、8、1277I/O汎用入出力 34
OUTPUTXBAR11O出力クロスバー出力 1
PMBUSA_SDA6I/ODPMBus-A オープン ドレイン双方向データ
HIC_NBE113IHIC バイト イネーブル 1
I2CB_SDA14I/ODI2C-B オープン ドレイン双方向データ
HIC_D915I/OHIC データ 9
GPIO350、4、8、12483931I/O汎用入出力 35
SCIA_RX1ISCI-A 受信データ
I2CA_SDA3I/ODI2C-A オープン ドレイン双方向データ
CANA_RX5ICAN-A 受信
PMBUSA_SCL6I/ODPMBus-A オープン ドレイン双方向クロック
LINA_RX7ILIN-A 受信
EQEP1_A9IeQEP-1 入力 A
PMBUSA_CTL10I/OPMBus-A 制御信号 - スレーブ入力 / マスタ出力
HIC_NWE14IHIC データ書き込みイネーブル
TDI15IJTAG テスト データ入力 (TDI) - TDI は、このピンのデフォルトの多重化選択になっている。内部プルアップは、デフォルトでディセーブルになっている。このピンを JTAG TDI として使用する場合は、入力がフローティング入力にならないように、内部プルアップをイネーブルにするか、ボードに外部プルアップを追加する必要がある。
GPIO370、4、8、12463729I/O汎用入出力 37
OUTPUTXBAR21O出力クロスバー出力 2
I2CA_SCL3I/ODI2C-A オープン ドレイン双方向クロック
SCIA_TX5OSCI-A 送信データ
CANA_TX6OCAN-A 送信
LINA_TX7OLIN-A 送信
EQEP1_B9IeQEP-1 入力 B
PMBUSA_ALERT10I/ODPMBus-A オープン ドレイン双方向アラート
HIC_NRDY14OHIC 準備完了
TDO15OJTAG テスト データ出力 (TDO) - TDO は、このピンのデフォルトの多重化選択になっている。内部プルアップは、デフォルトでディセーブルになっている。JTAG アクティビティがない場合、TDO 機能はトライステート状態になり、このピンはフローティング状態のままになる。GPIO 入力がフローティングにならないように、内部プルアップをイネーブルにするか、または外部プルアップをボードに追加する必要がある。
GPIO390、4、8、125646I/O汎用入出力 39
FSIRXA_CLK7IFSIRX-A 入力クロック
EQEP2_INDEX9I/OeQEP-2 インデックス
CLB_OUTPUTXBAR211OCLB 出力クロスバー出力 2
SYNCOUT13O外部 ePWM 同期パルス
EQEP1_INDEX14I/OeQEP-1 インデックス
HIC_D715I/OHIC データ 7
GPIO400、4、8、126453I/O汎用入出力 40
SPIB_SIMO1I/OSPI-B スレーブ入力、マスタ出力 (SIMO)
EPWM2_B5OePWM-2 出力 B
PMBUSA_SDA6I/ODPMBus-A オープン ドレイン双方向データ
FSIRXA_D07IFSIRX-A データ入力 0
EQEP1_A10IeQEP-1 入力 A
LINB_TX11OLIN-B 送信
HIC_NBE114IHIC バイト イネーブル 1
HIC_D515I/OHIC データ 5
GPIO410、4、8、126655I/O汎用入出力 41
EPWM2_A5OePWM-2 出力 A
PMBUSA_SCL6I/ODPMBus-A オープン ドレイン双方向クロック
FSIRXA_D17IFSIRX-A データ入力 1
EQEP1_B10IeQEP-1 入力 B
LINB_RX11ILIN-B 受信
HIC_A413IHIC アドレス 4
SPIB_SOMI14I/OSPI-B スレーブ出力、マスタ入力 (SOMI)
HIC_D1215I/OHIC データ 12
GPIO420、4、8、1257I/O汎用入出力 42
LINA_RX2ILIN-A 受信
OUTPUTXBAR53O出力クロスバー出力 5
PMBUSA_CTL5I/OPMBus-A 制御信号 - スレーブ入力 / マスタ出力
I2CA_SDA6I/ODI2C-A オープン ドレイン双方向データ
EQEP1_STROBE10I/OeQEP-1 ストローブ
CLB_OUTPUTXBAR311OCLB 出力クロスバー出力 3
HIC_D214I/OHIC データ 2
HIC_A615IHIC アドレス 6
GPIO430、4、8、1254I/O汎用入出力 43
OUTPUTXBAR63O出力クロスバー出力 6
PMBUSA_ALERT5I/ODPMBus-A オープン ドレイン双方向アラート
I2CA_SCL6I/ODI2C-A オープン ドレイン双方向クロック
EQEP1_INDEX10I/OeQEP-1 インデックス
CLB_OUTPUTXBAR411OCLB 出力クロスバー出力 4
HIC_D314I/OHIC データ 3
HIC_A715IHIC アドレス 7
GPIO440、4、8、1269I/O汎用入出力 44
OUTPUTXBAR73O出力クロスバー出力 7
EQEP1_A5IeQEP-1 入力 A
FSITXA_CLK7OFSITX-A 出力クロック
CLB_OUTPUTXBAR310OCLB 出力クロスバー出力 3
HIC_D713I/OHIC データ 7
HIC_D515I/OHIC データ 5
GPIO450、4、8、1273I/O汎用入出力 45
OUTPUTXBAR83O出力クロスバー出力 8
FSITXA_D07OFSITX-A データ出力 0
CLB_OUTPUTXBAR410OCLB 出力クロスバー出力 4
HIC_D615I/OHIC データ 6
GPIO460、4、8、126I/O汎用入出力 46
LINA_TX3OLIN-A 送信
FSITXA_D17OFSITX-A データ出力 1
HIC_NWE15IHIC データ書き込みイネーブル
GPIO610、4、8、12I/O汎用入出力 61
GPIO620、4、8、12I/O汎用入出力 62
GPIO630、4、8、12I/O汎用入出力 63
テスト、JTAG、リセット
FLT134I/Oフラッシュ テスト ピン 1。テキサス・インスツルメンツ用に予約済みです。未接続のままにする必要があります。
FLT233I/Oフラッシュ テスト ピン 2。テキサス・インスツルメンツ用に予約済みです。未接続のままにする必要があります。
TCK453628I内部プルアップ付き JTAG テスト クロック。
TMS473830I/O内部プルアップ付き JTAG テスト モード選択 (TMS)。このシリアル制御入力は、TCK の立ち上がりエッジで、TAP コントローラにシフトインされる。このデバイスには TRSTn ピンがない。通常動作時に JTAG をリセット状態に維持するために、基板上で TMS ピンと VDDIO の間に外部プルアップ抵抗 (推奨 2.2kΩ) を配置する必要がある。
XRSn533I/ODデバイス リセット (IN) およびウォッチドッグ リセット (OUT)。電源投入時、このピンはデバイスによって Low に駆動される。また、外部回路がこのピンを駆動して、デバイス リセットをアサートすることもできる。ウォッチドッグ リセットが発生した場合、MCU もこのピンを Low に駆動する。ウォッチドッグ リセット時には、512 OSCCLK サイクルのウォッチドッグ リセット期間にわたって、XRSn ピンが Low に駆動される。XRSn と VDDIO の間に 2.2kΩ～10kΩ の抵抗を配置する必要がある。ノイズ フィルタリングのために XRS と VSS の間にコンデンサを配置する場合、容量は 100nF 以下にする必要がある。これらの値は、ウォッチドッグ リセットがアサートされたときに、ウォッチドッグが 512 OSCCLK サイクル以内に XRSn ピンを VOL に正しく駆動できるように決められている。このピンは内部プルアップ付きのオープン ドレイン出力。このピンが外部デバイスによって駆動される場合は、オープン ドレイン デバイスを使用して駆動する必要があります。
電源およびグランド
VDD8、31、53、714、27、44、5936、451.2V デジタル ロジック電源ピン。使用方法の詳細については、「パワー マネージメント モジュール (PMM)」セクションを参照。
VDDA2622183.3V アナログ電源ピン。各ピンに、最小 2.2μF のデカップリング コンデンサを配置。使用方法の詳細については、「パワー マネージメント モジュール (PMM)」セクションを参照。
VDDIO7、32、52、7228、43、6035、463.3V デジタル I/O 電源ピン。使用方法の詳細については、「パワー マネージメント モジュール (PMM)」セクションを参照。
VSS9、30、55、705、26、45、5822、37、44デジタル GND
VSSA252117アナログ GND