JAJSE04G January   2017  – January 2023 TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1. 3.1 機能ブロック図
  4. 4 改訂履歴
  5. 5 デバイスの比較
    1. 5.1 関連製品
  6. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
      1. 6.3.1 アナログ信号
      2. 6.3.2 デジタル信号
      3. 6.3.3 電源およびグランド
      4. 6.3.4 テスト、JTAG、リセット
    4. 6.4 ピン多重化
      1. 6.4.1 GPIO 多重化ピン
      2. 6.4.2 ADCピンのデジタル入力 (AIO)
      3. 6.4.3 GPIO 入力クロスバー
      4. 6.4.4 GPIO 出力クロスバーおよび ePWM クロスバー
    5. 6.5 内部プルアップおよびプルダウン付きのピン
    6. 6.6 未使用ピンの接続
  7. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格 - 民生用
    3. 7.3  ESD 定格 - 車載用
    4. 7.4  推奨動作条件
    5. 7.5  消費電力の概略
      1. 7.5.1 システム消費電流 (外部電源)
      2. 7.5.2 システム消費電流 (内部 VREG)
      3. 7.5.3 システム消費電流 (DCDC)
      4. 7.5.4 動作モード・テストの説明
      5. 7.5.5 消費電流のグラフ
      6. 7.5.6 消費電流の低減
        1. 7.5.6.1 各ペリフェラルをディセーブルした場合の標準 IDD 電流低減 (100MHz SYSCLK 時)
    6. 7.6  電気的特性
    7. 7.7  熱抵抗特性
      1. 7.7.1 PZ パッケージ
      2. 7.7.2 PM パッケージ
      3. 7.7.3 RSH パッケージ
    8. 7.8  熱設計の検討事項
    9. 7.9  システム
      1. 7.9.1 パワー・マネージメント・モジュール (PMM)
        1. 7.9.1.1 概要
        2. 7.9.1.2 概要
          1. 7.9.1.2.1 電源レール監視
            1. 7.9.1.2.1.1 I/O POR (パワーオン・リセット) 監視
            2. 7.9.1.2.1.2 I/O BOR (ブラウンアウト・リセット) 監視
            3. 7.9.1.2.1.3 VDD POR (パワーオン・リセット) 監視
          2. 7.9.1.2.2 外部監視回路の使用
          3. 7.9.1.2.3 遅延ブロック
          4. 7.9.1.2.4 内部1.2V LDO 電圧レギュレータ (VREG)
          5. 7.9.1.2.5 VREGENZ
          6. 7.9.1.2.6 内部 1.2V スイッチング・レギュレータ (DC-DC)
            1. 7.9.1.2.6.1 PCBレイアウトとコンポーネントのガイドライン
        3. 7.9.1.3 外付け部品
          1. 7.9.1.3.1 デカップリング・コンデンサ
            1. 7.9.1.3.1.1 VDDIO デカップリング
            2. 7.9.1.3.1.2 VDD デカップリング
        4. 7.9.1.4 電源シーケンス
          1. 7.9.1.4.1 電源ピンの一括接続
          2. 7.9.1.4.2 信号ピンの電源シーケンス
          3. 7.9.1.4.3 電源ピンの電源シーケンス
            1. 7.9.1.4.3.1 外部 VREG/VDD モード・シーケンス
            2. 7.9.1.4.3.2 内部 VREG/VDD モード・シーケンス
            3. 7.9.1.4.3.3 電源シーケンスの概要と違反の影響
            4. 7.9.1.4.3.4 電源スルーレート
        5. 7.9.1.5 パワー・マネージメント・モジュールの電気的データおよびタイミング
          1. 7.9.1.5.1 パワー・マネージメント・モジュールの動作条件
          2. 7.9.1.5.2 パワー・マネージメント・モジュールの特性
          3.        電源電圧
      2. 7.9.2 リセット・タイミング
        1. 7.9.2.1 リセット・ソース
        2. 7.9.2.2 リセットの電気的データおよびタイミング
          1. 7.9.2.2.1 リセット (XRSn) のタイミング要件
          2. 7.9.2.2.2 リセット (XRSn) のスイッチング特性
          3. 7.9.2.2.3 リセットのタイミング図
      3. 7.9.3 クロック仕様
        1. 7.9.3.1 クロック・ソース
        2. 7.9.3.2 クロック周波数、要件、および特性
          1. 7.9.3.2.1 入力クロック周波数およびタイミング要件、PLL ロック時間
            1. 7.9.3.2.1.1 入力クロック周波数
            2. 7.9.3.2.1.2 水晶発振器の特性
            3. 7.9.3.2.1.3 X1 のタイミング要件
            4. 7.9.3.2.1.4 PLL ロック時間
          2. 7.9.3.2.2 内部クロック周波数
            1. 7.9.3.2.2.1 内部クロック周波数
          3. 7.9.3.2.3 出力クロックの周波数およびスイッチング特性
            1. 7.9.3.2.3.1 XCLKOUT のスイッチング特性
        3. 7.9.3.3 入力クロックおよび PLL
        4. 7.9.3.4 水晶 (XTAL) 発振回路
          1. 7.9.3.4.1 概要
          2. 7.9.3.4.2 概要
            1. 7.9.3.4.2.1 電気発振回路
              1. 7.9.3.4.2.1.1 動作モード
                1. 7.9.3.4.2.1.1.1 水晶動作モード
                2. 7.9.3.4.2.1.1.2 シングルエンド動作モード
              2. 7.9.3.4.2.1.2 XCLKOUT での XTAL 出力
            2. 7.9.3.4.2.2 水晶振動子
            3. 7.9.3.4.2.3 GPIO 動作モード
          3. 7.9.3.4.3 機能動作
            1. 7.9.3.4.3.1 ESR – 等価直列抵抗
            2. 7.9.3.4.3.2 Rneg – 負性抵抗
            3. 7.9.3.4.3.3 起動時間
            4. 7.9.3.4.3.4 DL – 励振レベル
          4. 7.9.3.4.4 水晶振動子の選択方法
          5. 7.9.3.4.5 テスト
          6. 7.9.3.4.6 一般的な問題とデバッグのヒント
          7. 7.9.3.4.7 水晶発振回路の仕様
            1. 7.9.3.4.7.1 水晶発振器のパラメータ
            2. 7.9.3.4.7.2 水晶振動子の等価直列抵抗 (ESR) 要件
            3. 7.9.3.4.7.3 水晶発振器の電気的特性
        5. 7.9.3.5 内部発振器
          1. 7.9.3.5.1 INTOSC の特性
      4. 7.9.4 フラッシュ・パラメータ
      5. 7.9.5 エミュレーション / JTAG
        1. 7.9.5.1 JTAG の電気的データおよびタイミング
          1. 7.9.5.1.1 JTAG のタイミング要件
          2. 7.9.5.1.2 JTAG のスイッチング特性
          3. 7.9.5.1.3 JTAG のタイミング条件
        2. 7.9.5.2 cJTAG の電気的データおよびタイミング
          1. 7.9.5.2.1 cJTAG のタイミング要件
          2. 7.9.5.2.2 cJTAG のスイッチング特性
          3. 7.9.5.2.3 cJTAG のタイミング図
      6. 7.9.6 GPIO の電気的データおよびタイミング
        1. 7.9.6.1 GPIO - 出力タイミング
          1. 7.9.6.1.1 汎用出力のスイッチング特性
        2. 7.9.6.2 GPIO - 入力タイミング
          1. 7.9.6.2.1 汎用入力のタイミング要件
        3. 7.9.6.3 入力信号のサンプリング・ウィンドウ幅
      7. 7.9.7 割り込み
        1. 7.9.7.1 外部割り込み (XINT) の電気的データおよびタイミング
          1. 7.9.7.1.1 外部割り込みのタイミング要件
          2. 7.9.7.1.2 外部割り込みのスイッチング特性
          3. 7.9.7.1.3 割り込みのタイミング図
      8. 7.9.8 低消費電力モード
        1. 7.9.8.1 クロック・ゲーティング低消費電力モード
        2. 7.9.8.2 低消費電力モードのウェークアップ・タイミング
          1. 7.9.8.2.1 アイドル・モードのタイミング要件
          2. 7.9.8.2.2 IDLE モードのスイッチング特性
          3. 7.9.8.2.3 アイドル・モードのタイミング図
          4. 7.9.8.2.4 ホールト・モードのタイミング要件
          5. 7.9.8.2.5 ホールト・モードのスイッチング特性
          6. 7.9.8.2.6 ホールト・モードのタイミング図
    10. 7.10 アナログ・ペリフェラル
      1. 7.10.1 A/D コンバータ (ADC)
        1. 7.10.1.1 結果レジスタのマッピング
        2. 7.10.1.2 ADC の構成可能性
          1. 7.10.1.2.1 信号モード
        3. 7.10.1.3 ADC の電気的データおよびタイミング
          1. 7.10.1.3.1 ADC の動作条件
          2. 7.10.1.3.2 ADC の特性
          3. 7.10.1.3.3 ADC 入力モデル
          4. 7.10.1.3.4 ADC のタイミング図
      2. 7.10.2 プログラマブル・ゲイン・アンプ (PGA)
        1. 7.10.2.1 PGA の電気的データおよびタイミング
          1. 7.10.2.1.1 PGA の動作条件
          2. 7.10.2.1.2 PGAの特性
          3. 7.10.2.1.3 PGA の代表的特性グラフ
      3. 7.10.3 温度センサ
        1. 7.10.3.1 温度センサの電気的データおよびタイミング
          1. 7.10.3.1.1 温度センサの特性
      4. 7.10.4 バッファ付き D/A コンバータ (DAC)
        1. 7.10.4.1 バッファ付き DAC の電気的データおよびタイミング
          1. 7.10.4.1.1 バッファ付き DAC の動作条件
          2. 7.10.4.1.2 バッファ付き DAC の電気的特性
          3. 7.10.4.1.3 バッファ付き DAC の説明グラフ
          4. 7.10.4.1.4 バッファ付きDACの代表的特性グラフ
      5. 7.10.5 コンパレータ・サブシステム (CMPSS)
        1. 7.10.5.1 CMPSS の電気的データおよびタイミング
          1. 7.10.5.1.1 コンパレータの電気的特性
          2. 7.10.5.1.2 CMPSS DAC の静的電気特性
          3. 7.10.5.1.3 CMPSS の説明用グラフ
    11. 7.11 制御ペリフェラル
      1. 7.11.1 拡張キャプチャ (eCAP)
        1. 7.11.1.1 eCAP の電気的データおよびタイミング
          1. 7.11.1.1.1 eCAP のタイミング要件
          2. 7.11.1.1.2 eCAP のスイッチング特性
      2. 7.11.2 高分解能キャプチャ・サブモジュール (HRCAP6–HRCAP7)
        1. 7.11.2.1 HRCAP の電気的データおよびタイミング
          1. 7.11.2.1.1 HRCAP のスイッチング特性
      3. 7.11.3 拡張パルス幅変調器 (ePWM)
        1. 7.11.3.1 制御ペリフェラルの同期
        2. 7.11.3.2 ePWM の電気的データおよびタイミング
          1. 7.11.3.2.1 ePWM のタイミング要件
          2. 7.11.3.2.2 ePWM のスイッチング特性
          3. 7.11.3.2.3 トリップ・ゾーン入力のタイミング
            1. 7.11.3.2.3.1 トリップ・ゾーン入力のタイミング要件
        3. 7.11.3.3 外部 ADC 変換開始の電気的データおよびタイミング
          1. 7.11.3.3.1 外部 ADC 変換開始のスイッチング特性
      4. 7.11.4 高分解能パルス幅変調器 (HRPWM)
        1. 7.11.4.1 HRPWM の電気的データおよびタイミング
          1. 7.11.4.1.1 高分解能 PWM の特性
      5. 7.11.5 拡張直交エンコーダ・パルス (eQEP)
        1. 7.11.5.1 eQEP の電気的データおよびタイミング
          1. 7.11.5.1.1 eQEP のタイミング要件
          2. 7.11.5.1.2 eQEP のスイッチング特性
      6. 7.11.6 シグマ-デルタ・フィルタ・モジュール (SDFM)
        1. 7.11.6.1 SDFM の電気的データおよびタイミング
          1. 7.11.6.1.1 非同期 GPIO (ASYNC) オプション使用時の SDFM のタイミング要件
          2. 7.11.6.1.2 SDFM のタイミング図
        2. 7.11.6.2 SDFM の電気的データおよびタイミング (同期 GPIO)
          1. 7.11.6.2.1 同期 GPIO (SYNC) オプション使用時の SDFM のタイミング要件
    12. 7.12 通信ペリフェラル
      1. 7.12.1 CAN (Controller Area Network)
      2. 7.12.2 I2C (Inter-Integrated Circuit)
        1. 7.12.2.1 I2C の電気的データおよびタイミング
          1. 7.12.2.1.1 I2C のタイミング要件
          2. 7.12.2.1.2 I2C のスイッチング特性
          3. 7.12.2.1.3 I2C のタイミング図
      3. 7.12.3 PMBus (Power-Management Bus) インターフェイス
        1. 7.12.3.1 PMBus の電気的データおよびタイミング
          1. 7.12.3.1.1 PMBus の電気的特性
          2. 7.12.3.1.2 PMBus ファースト・モードのスイッチング特性
          3. 7.12.3.1.3 PMBus 標準モードのスイッチング特性
      4. 7.12.4 シリアル通信インターフェイス (SCI)
      5. 7.12.5 シリアル・ペリフェラル・インターフェイス (SPI)
        1. 7.12.5.1 SPI の電気的データおよびタイミング
          1. 7.12.5.1.1 非高速マスタ・モードのタイミング
            1. 7.12.5.1.1.1 SPI マスタ・モードのスイッチング特性 (クロック位相 = 0)
            2. 7.12.5.1.1.2 SPI マスタ・モードのスイッチング特性 (クロック位相 = 1)
            3. 7.12.5.1.1.3 SPI マスタ・モードのタイミング要件
          2. 7.12.5.1.2 非高速スレーブ・モードのタイミング
            1. 7.12.5.1.2.1 SPI スレーブ・モードのスイッチング特性
            2. 7.12.5.1.2.2 SPI スレーブ・モードのタイミング要件
          3. 7.12.5.1.3 高速マスタ・モードのタイミング
            1. 7.12.5.1.3.1 SPI 高速マスタ・モードのスイッチング特性 (クロック位相 = 0)
            2. 7.12.5.1.3.2 SPI 高速マスタ・モードのスイッチング特性 (クロック位相 = 1)
            3. 7.12.5.1.3.3 SPI 高速マスタ・モードのタイミング要件
          4. 7.12.5.1.4 高速スレーブ・モードのタイミング
            1. 7.12.5.1.4.1 SPI 高速スレーブ・モードのスイッチング特性
            2. 7.12.5.1.4.2 SPI 高速スレーブ・モードのタイミング要件
      6. 7.12.6 LIN (Local Interconnect Network)
      7. 7.12.7 高速シリアル・インターフェイス (FSI)
        1. 7.12.7.1 FSI トランスミッタ
          1. 7.12.7.1.1 FSITX の電気的データおよびタイミング
            1. 7.12.7.1.1.1 FSITX のスイッチング特性
        2. 7.12.7.2 FSI レシーバ
          1. 7.12.7.2.1 FSIRX の電気的データおよびタイミング
            1. 7.12.7.2.1.1 FSIRX のスイッチング特性
            2. 7.12.7.2.1.2 FSIRX のタイミング要件
        3. 7.12.7.3 FSI SPI 互換モード
          1. 7.12.7.3.1 FSITX SPI 信号モードの電気的データおよびタイミング
            1. 7.12.7.3.1.1 FSITX SPI 信号モードのスイッチング特性
  8. 8 詳細説明
    1. 8.1  概要
    2. 8.2  機能ブロック図
    3. 8.3  メモリ
      1. 8.3.1 C28x メモリ・マップ
      2. 8.3.2 制御補償器アクセラレータ (CLA) ROM メモリ・マップ
      3. 8.3.3 フラッシュ・メモリ・マップ
      4. 8.3.4 ペリフェラル・レジスタのメモリ・マップ
      5. 8.3.5 メモリ・タイプ
        1. 8.3.5.1 専用RAM (Mx RAM)
        2. 8.3.5.2 ローカル共有 RAM (LSx RAM)
        3. 8.3.5.3 グローバル共有 RAM (GSx RAM)
        4. 8.3.5.4 CLA メッセージ RAM (CLA MSGRAM)
    4. 8.4  識別
    5. 8.5  バス・アーキテクチャ – ペリフェラル・コネクティビティ
    6. 8.6  C28x プロセッサ
      1. 8.6.1 組み込みリアルタイム解析および診断 (ERAD)
      2. 8.6.2 浮動小数点演算ユニット (FPU)
      3. 8.6.3 三角関数演算ユニット (TMU)
      4. 8.6.4 ビタビ、複素演算、CRC ユニット (VCU-I)
    7. 8.7  制御補償器アクセラレータ (CLA)
    8. 8.8  ダイレクト・メモリ・アクセス (DMA)
    9. 8.9  ブート ROM およびペリフェラル・ブート
      1. 8.9.1 代替ブート・モード選択ピンの構成
      2. 8.9.2 代替ブート・モード・オプションの構成
      3. 8.9.3 GPIO の割り当て
    10. 8.10 デュアル・コード・セキュリティ・モジュール
    11. 8.11 ウォッチドッグ
    12. 8.12 構成可能ロジック・ブロック (CLB)
    13. 8.13 機能安全
  9. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 デバイスの主な特長
    2. 9.2 アプリケーション情報
      1. 9.2.1 代表的なアプリケーション
        1. 9.2.1.1 サーバー・テレコム電源ユニット (PSU)
          1. 9.2.1.1.1 システム・ブロック図
          2. 9.2.1.1.2 サーバーおよびテレコム PSU (電源) のリソース
        2. 9.2.1.2 単相オンライン UPS
          1. 9.2.1.2.1 システム・ブロック図
          2. 9.2.1.2.2 単相オンライン UPS のリソース
        3. 9.2.1.3 ソーラー・マイクロ・インバータ
          1. 9.2.1.3.1 システム・ブロック図
          2. 9.2.1.3.2 ソーラー・マイクロ・インバータのリソース
        4. 9.2.1.4 EV 充電ステーション向けパワー・モジュール
          1. 9.2.1.4.1 システム・ブロック図
          2. 9.2.1.4.2 EV 充電ステーション向けパワー・モジュール資料
        5. 9.2.1.5 サーボ・ドライブ制御モジュール
          1. 9.2.1.5.1 システム・ブロック図
          2. 9.2.1.5.2 サーボ・ドライブ制御モジュールのリソース
  10. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスおよび開発ツールの命名規則
    2. 10.2 マーキング
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  11. 11メカニカル、パッケージ、および注文に関する情報
    1. 11.1 パッケージ情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.3.2 デジタル信号

表 6-3 デジタル信号
信号名説明ピンの種類 GPIO100 PZ64 PMQ64 PM56 RSH
ADCSOCAO外部 ADCへの ADC 変換開始 A 出力 (ePWM モジュールから)O874474742
ADCSOCBO外部 ADCへの ADC 変換開始 B 出力 (ePWM モジュールから)O10936363
CANA_RXCAN-A 受信I18、30、33、35、553、63、68、89、9832、39、41、6132、39、41、6129、36、38、55
CANA_TXCAN-A 送信O31、32、37、461、64、75、9937、40、4837、40、4834、37、43
CANB_RXCAN-B 受信I10、13、17、39、59、750、55、84、91、92、9334、57、6329、34、57、6326、31、52
CANB_TXCAN-B 送信O12、16、58、6、851、54、67、74、9733、47、6430、33、47、641、27、30、42
EPWM1_AePWM-1 出力 AO079525247
EPWM1_BePWM-1 出力 BO178515146
EPWM2_AePWM-2 出力 AO277505045
EPWM2_BePWM-2 出力 BO376494944
EPWM3_AePWM-3 出力 AO475484843
EPWM3_BePWM-3 出力 BO589616155
EPWM4_AePWM-4 出力 AO69764641
EPWM4_BePWM-4 出力 BO784575752
EPWM5_AePWM-5 出力 AO16、854、7433、4733、4730、42
EPWM5_BePWM-5 出力 BO17、955、9034、6234、6231、56
EPWM6_AePWM-6 出力 AO10、1868、9341、6341、6338
EPWM6_BePWM-6 出力 BO1152313128
EPWM7_AePWM-7 出力 AO12、281、5122、3027、3
EPWM7_BePWM-7 出力 BO13、29100、5011、292、26
EPWM8_AePWM-8 出力 AO14、2456、96353532
EPWM8_BePWM-8 出力 BO15、3264、95404037
EQEP1_AeQEP-1 入力 AI10、28、35、40、56、61、63、65、85、93、972、39、63、642、39、63、641、3、36
EQEP1_BeQEP-1 入力 BI11、29、37、57、7100、52、61、66、841、31、37、571、31、37、572、28、34、52
EQEP1_INDEXeQEP-1 インデックスI/O13、17、31、59、950、55、90、92、9934、6229、34、6226、31、56
EQEP1_STROBEeQEP-1 ストローブI/O12、16、22、30、58、851、54、67、74、83、9833、47、5630、33、47、5627、30、42、51
EQEP2_AeQEP-2 入力 AI14、18、2456、68、9635、4135、4132、38
EQEP2_BeQEP-2 入力 BI15、2557、95
EQEP2_INDEXeQEP-2 インデックスI/O26、29、57100、58、66112
EQEP2_STROBEeQEP-2 ストローブI/O27、28、561、59、65223
ERRORSTSアクティブ・ローのエラー・ステータス出力。電源投入時または ERRORSTS 信号自体の障害発生時にエラー状態をアサートする場合は、外付けのプルダウン抵抗を使用できます。上記の条件でエラー状態をアサートしたくない場合は、プルアップ抵抗を使用できます。O24、28、291、100、561、2、351、2、352、3、32
FSIRXA_CLKFSIRX-A 入力クロックI13、33、39、450、53、75、9132、4829、32、4826、29、43
FSIRXA_D0FSIRX-A 1 次データ入力I12、3、32、4051、64、76、8540、4930、40、4927、37、44
FSIRXA_D1FSIRX-A オプションの追加データ入力I11、2、3152、77、9931、5031、5028、45
FSITXA_CLKFSITX-A 出力クロックO10、27、759、84、9357、6357、6352
FSITXA_D0FSITX-A 1 次データ出力O26、6、958、90、9762、6462、641、56
FSITXA_D1FSITX-A オプションの追加データ出力O25、5、857、74、8947、6147、6142、55
GPIO0汎用入出力 0I/O079525247
GPIO1汎用入出力 1I/O178515146
GPIO2汎用入出力 2I/O277505045
GPIO3汎用入出力 3I/O376494944
GPIO4汎用入出力 4I/O475484843
GPIO5汎用入出力 5I/O589616155
GPIO6汎用入出力 6I/O69764641
GPIO7汎用入出力 7I/O784575752
GPIO8汎用入出力 8I/O874474742
GPIO9汎用入出力 9I/O990626256
GPIO10汎用入出力 10I/O10936363
GPIO11汎用入出力 11I/O1152313128
GPIO12汎用入出力 12I/O12513027
GPIO13汎用入出力 13I/O13502926
GPIO14汎用入出力 14I/O1496
GPIO15汎用入出力 15I/O1595
GPIO16汎用入出力 16I/O1654333330
GPIO17汎用入出力 17I/O1755343431
GPIO18_X2汎用入出力 18。このピンとそのデジタル多重化オプションは、システムが INTOSC によってクロック供給され、X1 に外部プルダウン抵抗 (推奨 1kΩ) がある場合にのみ使用できます。I/O1868414138
GPIO20汎用入出力 20I/O20
GPIO21汎用入出力 21I/O21
GPIO22_VFBSW汎用入出力 22。このピンは、デフォルトで DC-DC モードに設定されています。内部 DC-DC レギュレータを使用しない場合は、DC-DC をディセーブルして GPAAMSEL レジスタのビットをクリアすることで、汎用入出力 22 として構成できます。I/O2283565651
GPIO23_VSW汎用入出力 23。このピンは、デフォルトで DC-DC モードに設定されています。内部 DC-DC レギュレータを使用しない場合は、DC-DC をディセーブルして GPAAMSEL レジスタのビットをクリアすることで、汎用入出力 23 として構成できます。このピンの内部容量は、約 100pF です。TI では、他の GPIO を使用すること、または、高速なスイッチング応答を必要としないアプリケーションにのみこのピンを使用することを推奨しています。I/O2381545449
GPIO24汎用入出力 24I/O2456353532
GPIO25汎用入出力 25I/O2557
GPIO26汎用入出力 26I/O2658
GPIO27汎用入出力 27I/O2759
GPIO28汎用入出力 28I/O281223
GPIO29汎用入出力 29I/O29100112
GPIO30汎用入出力 30I/O3098
GPIO31汎用入出力 31I/O3199
GPIO32汎用入出力 32I/O3264404037
GPIO33汎用入出力 33I/O3353323229
GPIO34汎用入出力 34I/O3494
GPIO35汎用入出力 35I/O3563393936
GPIO37汎用入出力 37I/O3761373734
GPIO39汎用入出力 39I/O3991
GPIO40汎用入出力 40I/O4085
GPIO41汎用入出力 41I/O41
GPIO42汎用入出力 42I/O42
GPIO43汎用入出力 43I/O43
GPIO44汎用入出力 44I/O44
GPIO45汎用入出力 45I/O45
GPIO46汎用入出力 46I/O46
GPIO47汎用入出力 47I/O47
GPIO48汎用入出力 48I/O48
GPIO49汎用入出力 49I/O49
GPIO50汎用入出力 50I/O50
GPIO51汎用入出力 51I/O51
GPIO52汎用入出力 52I/O52
GPIO53汎用入出力 53I/O53
GPIO54汎用入出力 54I/O54
GPIO55汎用入出力 55I/O55
GPIO56汎用入出力 56I/O5665
GPIO57汎用入出力 57I/O5766
GPIO58汎用入出力 58I/O5867
GPIO59汎用入出力 59I/O5992
I2CA_SCLI2C-A オープン・ドレイン双方向クロックI/OD1、18、27、33、37、853、59、61、68、74、7832、37、41、47、5132、37、41、47、5129、34、38、42、46
I2CA_SDAI2C-A オープン・ドレイン双方向データI/OD0、10、26、32、3558、63、64、79、9339、40、52、6339、40、52、6336、37、47
LINA_RXLIN-A 受信I29、33、35、59100、53、63、921、32、391、32、392、29、36
LINA_TXLIN-A 送信O22、28、32、37、581、61、64、67、832、37、40、562、37、40、563、34、37、51
OUTPUTXBAR1出力クロスバー出力 1O2、24、34、5856、67、77、9435、5035、5032、45
OUTPUTXBAR2出力クロスバー出力 2O25、3、37、5957、61、76、9237、4937、4934、44
OUTPUTXBAR3出力クロスバー出力 3O14、26、4、558、75、89、9648、6148、6143、55
OUTPUTXBAR4出力クロスバー出力 4O15、27、33、653、59、95、9732、6432、641、29
OUTPUTXBAR5出力クロスバー出力 5O28、71、842、572、573、52
OUTPUTXBAR6出力クロスバー出力 6O29、9100、901、621、622、56
OUTPUTXBAR7出力クロスバー出力 7O11、16、3052、54、9831、3331、3328、30
OUTPUTXBAR8出力クロスバー出力 8O17、3155、99343431
PMBUSA_ALERTPMBus-A オープン・ドレイン双方向アラート信号I/OD13、27、3750、59、613729、3726、34
PMBUSA_CTLPMBus-A 制御信号I12、18、26、3551、58、63、6839、4130、39、4127、36、38
PMBUSA_SCLPMBus-A オープン・ドレイン双方向クロックI/OD15、16、24、3、3554、56、63、76、9533、35、39、4933、35、39、4930、32、36、44
PMBUSA_SDAPMBus-A オープン・ドレイン双方向データI/OD14、17、2、25、34、4055、57、77、85、94、9634、5034、5031、45
SCIA_RXSCI-A 受信データI17、25、28、3、35、91、55、57、63、76、902、34、39、49、622、34、39、49、623、31、36、44、56
SCIA_TXSCI-A 送信データO16、2、24、29、37、8100、54、56、61、74、771、33、35、37、47、501、33、35、37、47、502、30、32、34、42、45
SCIB_RXSCI-B 受信データI11、13、15、5750、52、66、953129、3126、28
SCIB_TXSCI-B 送信データO10、12、14、18、22、40、56、951、65、68、83、85、90、93、9641、56、62、6330、41、56、62、6327、38、51、56
SD1_C1SDFM-1 チャネル 1 クロック入力I17、2555、57343431
SD1_C2SDFM-1 チャネル 2 クロック入力I2759
SD1_C3SDFM-1 チャネル 3 クロック入力I29、33、57100、53、661、321、322、29
SD1_C4SDFM-1 チャネル 4 クロック入力I31、5992、99
SD1_D1SDFM-1 チャネル 1 データ入力I16、2454、5633、3533、3530、32
SD1_D2SDFM-1 チャネル 2 データ入力I18、2658、68414138
SD1_D3SDFM-1 チャネル 3 データ入力I28、32、561、64、652、402、403、37
SD1_D4SDFM-1 チャネル 4 データ入力I22、30、5867、83、98565651
SPIA_CLKSPI-A クロックI/O18、3、56、965、68、76、9041、49、6241、49、6238、44、56
SPIA_SIMOSPI-A スレーブ入力、マスタ出力 (SIMO)I/O16、854、7433、4733、4730、42
SPIA_SOMISPI-A スレーブ出力、マスタ入力 (SOMI)I/O10、1755、9334、6334、6331
SPIA_STESPI-A スレーブ送信イネーブル (STE)I/O11、5、5752、66、8931、6131、6128、55
SPIB_CLKSPI-B クロックI/O14、22、26、28、32、581、58、64、67、83、962、40、562、40、563、37、51
SPIB_SIMOSPI-B スレーブ入力、マスタ出力 (SIMO)I/O24、30、56、756、65、84、9835、5735、5732、52
SPIB_SOMISPI-B スレーブ出力、マスタ入力 (SOMI)I/O25、31、57、657、66、97、9964641
SPIB_STESPI-B スレーブ送信イネーブル (STE)I/O15、27、29、33、59100、53、59、92、951、321、322、29
SYNCOUT外部 ePWM 同期パルスO69764641
TDIJTAG テスト・データ入力 (TDI) - TDI は、このピンのデフォルトの多重化選択です。内部プルアップは、デフォルトで無効になっています。このピンを JTAG TDI として使用する場合は、入力がフローティング入力にならないように、内部プルアップをイネーブルにするか、ボードに外部プルアップを追加する必要があります。I3563393936
TDOJTAG テスト・データ 出力 (TDO) - TDO は、このピンのデフォルトの多重化選択です。内部プルアップは、デフォルトで無効になっています。JTAG アクティビティがない場合、TDO 機能はトライステート状態になり、このピンはフローティング状態のままになります。GPIO 入力がフローティングにならないように、内部プルアップをイネーブルにするか、または外部プルアップをボードに追加する必要があります。O3761373734
VFBSW内部 DC-DC レギュレータのフィードバック信号。内部 DC-DC レギュレータを使用する場合は、 L (VSW) が VDD レールに接続されているノード (デバイスにできるだけ近いところ) にこのピンを接続します。-2283565651
VSW内部 DC-DC レギュレータのスイッチング出力-2381545449
X2水晶発振器出力I/O1868414138
XCLKOUT外部クロック出力。このピンは、デバイス内のクロック信号の中から選択されたものを分周した信号を出力します。O16、1854、6833、4133、4130、38