JAJSGS5Q April 2009 – January 2024 TMS320F28030 , TMS320F28030-Q1 , TMS320F28031 , TMS320F28031-Q1 , TMS320F28032 , TMS320F28032-Q1 , TMS320F28033 , TMS320F28033-Q1 , TMS320F28034 , TMS320F28034-Q1 , TMS320F28035 , TMS320F28035-Q1
PRODUCTION DATA
本デバイスは 1 つの LIN コントローラを備えています。LIN 規格は、SCI (UART) シリアル データ リンク形式に基づいています。本 LIN モジュールは SCI として動作するようにも構成できます。
LIN モジュールの主な機能は次のとおりです。
2803X デバイスは LIN 2.0 適合性試験 (マスタおよびスレーブ) に合格済みです。詳細については テキサス・インスツルメンツまでお問い合わせください。
LIN の詳細については、『TMS320F2803x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』の「ローカル相互接続ネットワーク (LIN) モジュール」の章を参照してください。
表 7-30 のレジスタは、LIN モジュールの動作を構成および制御します。
名称 (1) | アドレス | サイズ (x16) | 説明 |
---|---|---|---|
SCIGCR0 | 0x6C00 | 2 | グローバル制御レジスタ 0 |
SCIGCR1 | 0x6C02 | 2 | グローバル制御レジスタ 1 |
SCIGCR2 | 0x6C04 | 2 | グローバル制御レジスタ 2 |
SCISETINT | 0x6C06 | 2 | 割り込みイネーブル レジスタ |
SCICLEARINT | 0x6C08 | 2 | 割り込みディスエーブル レジスタ |
SCISETINTLVL | 0x6C0A | 2 | 割り込みレベル設定レジスタ |
SCICLEARINTLVL | 0x6C0C | 2 | 割り込みレベル クリア レジスタ |
SCIFLR | 0x6C0E | 2 | フラグ レジスタ |
SCIINTVECT0 | 0x6C10 | 2 | 割り込みベクタ オフセット レジスタ 0 |
SCIINTVECT1 | 0x6C12 | 2 | 割り込みベクタ オフセット レジスタ 1 |
SCIFORMAT | 0x6C14 | 2 | 長さ制御レジスタ |
BRSR | 0x6C16 | 2 | ボーレート選択レジスタ |
SCIED | 0x6C18 | 2 | エミュレーション バッファ レジスタ |
SCIRD | 0x6C1A | 2 | 受信データ バッファ レジスタ |
SCITD | 0x6C1C | 2 | 送信データ バッファ レジスタ |
予約済み | 0x6C1E | 4 | RSVD |
SIPIO2 | 0x6C22 | 2 | ピン制御レジスタ 2 |
予約済み | 0x6C24 | 10 | RSVD |
LINCOMP | 0x6C30 | 2 | 比較レジスタ |
LINRD0 | 0x6C32 | 2 | 受信データ レジスタ 0 |
LINRD1 | 0x6C34 | 2 | 受信データ レジスタ 1 |
LINMASK | 0x6C36 | 2 | アクセプタンス マスク レジスタ |
LINID | 0x6C38 | 2 | ID バイト、ID-SlaveTask バイト、ID 受信フィールドを含むレジスタ |
LINTD0 | 0x6C3A | 2 | 送信データ レジスタ 0 |
LINTD1 | 0x6C3C | 2 | 送信データ レジスタ 1 |
MBRSR | 0x6C3E | 2 | ボーレート選択レジスタ |
予約済み | 0x6C40 | 8 | RSVD |
IODFTCTRL | 0x6C48 | 2 | BLIN 用 IODFT |
図 7-34 に、LIN モジュールのブロック図を示します。